【正文】 CMOS電路具有制造工藝簡(jiǎn)單、功耗小、輸入阻抗高、集 成度高、電源電壓范圍寬等優(yōu)點(diǎn)，其主要缺點(diǎn)是工作速度稍低，但隨著集成工藝的不斷改進(jìn)， CMOS電路的工作速度已有了大幅度的提高。在對(duì)邏輯函數(shù)化簡(jiǎn)時(shí)，充分利用隨意項(xiàng)可以得到十分簡(jiǎn)單的結(jié)果。邏輯代數(shù)的公式和定理是推演、變換及化街邏輯函數(shù)的依據(jù)。 （ 3）邏輯代數(shù)是分析和設(shè) 計(jì)數(shù)字電路的重要工具。將十進(jìn)制數(shù)轉(zhuǎn)換為其它進(jìn)制數(shù)時(shí)，整數(shù)部分采用基數(shù)除法，小數(shù)部分采用基數(shù)乘法。對(duì)數(shù)字信號(hào)進(jìn)行傳輸、處理的電子線(xiàn)路稱(chēng)為數(shù)字電路。根據(jù)表 可畫(huà)出函數(shù)的卡諾圖，如圖 所示。由圖可得函數(shù)的最簡(jiǎn)與或表達(dá)式為： DCDCDCBAY ??),( 圖 例 的卡諾圖 圖 126 例 18 的卡諾圖 變量互相排斥的邏輯函數(shù)的化簡(jiǎn) 在一組變量中，如果只要有一個(gè)變量取值為 1，則其他變量的值就一定為 0，具有這種制約關(guān)系的變量叫做互相排斥的變量。但對(duì)于十進(jìn)制數(shù)的 10~15，由于它們不屬于 1 位的十進(jìn)制數(shù)，函數(shù)可以隨意取值。例如，對(duì)于例 來(lái)說(shuō)，如果 A=B=1，即紅燈和綠燈都亮，就會(huì)引起交通混亂。在化簡(jiǎn)過(guò)程中，隨意項(xiàng)的取值可視具體情況取 0 或取 1。 解： 交通信號(hào)燈在實(shí)際工作中，一次只允許一個(gè)燈亮，不允許有兩個(gè)或兩個(gè)以上的燈同時(shí)亮。在邏輯表達(dá)式中，通常用字母 d 表示隨意項(xiàng)，或者用等于 0 的條件等式表示隨意項(xiàng)。 實(shí)際中經(jīng)常會(huì)遇到一些邏輯函數(shù)，只要求某些最小項(xiàng)函數(shù)有確定的值。 解： (1)將給定函數(shù)轉(zhuǎn)換為與或表達(dá)式。 解： (1)畫(huà)出給定函數(shù)的卡諾圖，如圖 所示。此外，要求圈的個(gè)數(shù)最少，并且每個(gè)圈所包圍的方格數(shù)目最多，這樣化簡(jiǎn)后函數(shù)的乘積項(xiàng)最少，且每個(gè)乘積項(xiàng)的變量也最少，即化簡(jiǎn)后的函數(shù)是最簡(jiǎn)的。將邏輯函數(shù)正確地用卡諾圖表示出來(lái)。 圖 8 個(gè)相鄰最小項(xiàng)合并的情況 由上述性質(zhì)可知，相鄰最小項(xiàng)的數(shù)目必須為 2i個(gè)才能合并為一項(xiàng)，并消去 i個(gè)變量。 ② 卡諾圖上任何 4 個(gè) (22 個(gè) )標(biāo) 1 的相鄰最小項(xiàng)，可以合并為一項(xiàng)，并消去兩個(gè)變量。 解： 利用摩根定律，求出函數(shù) Y 的反函數(shù) Y ： DBCACDACDABAY ???? 因上式中各個(gè)乘積項(xiàng)的和為反函數(shù) Y ，故對(duì) Y 中所包含的各個(gè)最小項(xiàng)，在卡諾圖相應(yīng)方格內(nèi)應(yīng)填入 0，其余方格內(nèi)應(yīng)填入 1，即得 圖 所示的卡諾圖。對(duì)應(yīng)的方格內(nèi)填入 1，其余方格內(nèi)填入 0， 即得該函數(shù)的卡諾圖，如圖 所示。因此，每個(gè) 2 變量的最小項(xiàng)有兩個(gè)最小項(xiàng)與它相鄰；每個(gè) 3 變量的最小項(xiàng)有 3 個(gè)最小項(xiàng)與它相鄰；每個(gè) 4 變量的最小項(xiàng)有 4 個(gè)最小項(xiàng)與它相鄰。如 ABC 和 BCA 、 DCBA 和 CDBA 。 (1) 卡諾圖的構(gòu)成 將邏輯函數(shù)真值表中的最小項(xiàng)重新排列成矩陣形式，并用使矩陣的橫方向和縱方向的邏輯變量的取值按照格雷碼的順序排列，這樣構(gòu)成的圖形就是卡諾圖。因此，代數(shù)化簡(jiǎn)法一般適用于函數(shù)表達(dá)式較為簡(jiǎn)單的情況。 例 : (4) 消去 冗余項(xiàng)法 利用冗余律 CAABBCCAAB ???? ，將冗余項(xiàng) BC消去。例如： (2)吸收法 ① 利用公式 AABA ?? ，消去多余 的項(xiàng)。例如： 從上面所介紹的函數(shù)的各種最簡(jiǎn)表達(dá)式可知，只要得到了函數(shù)的最簡(jiǎn)與或表達(dá)式，再利用摩 根定律進(jìn)行適當(dāng)?shù)淖儞Q，就可以得到其他幾種類(lèi)型的最簡(jiǎn)表達(dá)式。 最簡(jiǎn)或非 或非表達(dá)式可在 最簡(jiǎn)或與表達(dá)式的基礎(chǔ)上兩次取反，再用摩根定律去掉下面的非號(hào)得到。例如： CABACABACABAY ?????? (3)最簡(jiǎn)或與表達(dá)式 最簡(jiǎn)或與表達(dá)式，就是式中的括號(hào)最少、并且每個(gè)括號(hào)內(nèi)相加的變量也最少的或與表達(dá)式。 (1)最簡(jiǎn)與或表達(dá)式 最簡(jiǎn)與或表達(dá)式，就是式中的乘積項(xiàng)最少、并且每個(gè)乘積項(xiàng)中的變量也最少的與或表達(dá)???????????????????????)7,3,2,1,0()())((73210mmmmmmA B CBCACBACBACBABCAA B CCBACBACBABCABCAACCBBAY1m 18 《數(shù)字電子技術(shù)基礎(chǔ)》教案 第一章 式。但是直接根據(jù)邏輯要求而歸納出來(lái)的邏輯表達(dá)式及其對(duì)應(yīng)的邏輯電路，往往不是最簡(jiǎn)單的形式，這就需要對(duì)邏輯表達(dá)式進(jìn)行化簡(jiǎn)。例如：設(shè) BCAY ?? ，則： 其中“∑”表示或運(yùn)算，括號(hào)中的數(shù)字表示最小項(xiàng)的下標(biāo)值。 (3)全部最小項(xiàng)的和必為 1。其中下標(biāo) i 是這樣確定的：把最小項(xiàng)中的原變量記為 1，反變量記為 0，當(dāng)變量順序確定后，可以按順序排列成一個(gè)二進(jìn)制數(shù)，則與這個(gè)二進(jìn)制數(shù)相對(duì)應(yīng)的十進(jìn)制數(shù)，就是這個(gè)最小項(xiàng)的下標(biāo) i 。 1. 邏輯函數(shù)的最小項(xiàng)及其性質(zhì) 如果一個(gè)函數(shù)的某個(gè)乘積項(xiàng)包含了函數(shù)的全部變量，其中每個(gè)變量都以原變量或反變量的形式出現(xiàn)，且僅出現(xiàn)一次，則這個(gè)乘積項(xiàng)稱(chēng)為該函數(shù)的一個(gè)標(biāo)準(zhǔn)積項(xiàng)，標(biāo)準(zhǔn)積項(xiàng)通常稱(chēng)為最小項(xiàng)。 ))((ACBACABAACBAY???????))(())(( CABABCA ???? 16 《數(shù)字電子技術(shù)基礎(chǔ)》教案 第一章 與非一種形式的函數(shù)表達(dá)式對(duì)應(yīng)于一種邏輯電路。例如，已知等式ACABCBA ??? )( 成立，則其對(duì)偶等式 也是成立的。也就是 Y和 Y＇互為對(duì)偶函數(shù)。例如： （ 3）對(duì)偶規(guī)則 對(duì)于任何一個(gè)邏輯表達(dá)式 Y，如果將表達(dá)式中的所有“”， “ 0”換成“ 1”，“ 1”換成“ 0”，原變量換成反變量，反變量換成原變量，那么所得的表達(dá)式就是函數(shù) Y的反函數(shù)（或稱(chēng)補(bǔ)函數(shù)） Y 。 例如，已知等式 BAAB ?? ，用函數(shù) Y=AC 代替等式中的 A，根據(jù)代入規(guī)則，等式仍然成立，即有： CBABACBAC ?????)( 據(jù)此可以證明 n 個(gè)變量的摩根定律成立。利用這 3 個(gè)規(guī)則，可以得到更多的公式，也可擴(kuò)充公式的應(yīng)用范圍。 (1) 常量之間的關(guān)系。由表可知，它們的真值表完全相同，所以 Y1和 Y2 是相等的，即有 BAAB ?? 表 和 的真值表 A B A 設(shè)有兩個(gè)邏輯函數(shù) ),(1 ???? CBAfY ),(2 ???? CBAgY 它們的變量都是 A、 B、 C、?，如果對(duì)應(yīng)于變量 A、 B、 C、?的任何一組變量取值，Y1 和 Y2 的值都相同，則稱(chēng) Y1 和 Y2 是相等的，記為 Y1=Y2。在邏輯表達(dá)式中，等式右邊的字母 A、 B、 C、 D 等稱(chēng)為輸入邏輯變量，等式左邊的字母 Y 稱(chēng)為輸出邏輯變量，字母上面沒(méi)有非運(yùn)算符的叫做原變量，有非運(yùn)算符的叫做反變量。 二輸入同或邏輯的運(yùn)算規(guī)則是：若兩個(gè)輸入變量的邏輯 值相同，則它們的同或值為“ 1”； 若兩個(gè)輸入變量的邏輯值不相同，則它們的同或值為“ 0”。簡(jiǎn)言之，“相同則 0，相異則 1”。 異或運(yùn)算及異或門(mén)由邏輯非、邏輯與和邏輯或可以實(shí)現(xiàn)異或邏輯運(yùn)算，即 BAF ?? 。 2. 或非運(yùn)算及或非門(mén) 由 邏輯 或和邏輯非可以實(shí)現(xiàn)或非邏輯運(yùn)算，即 BAF ?? 。三極管 VT飽和導(dǎo)通時(shí)， Vce≈ ，因此， VF＝ Vce≈ 。 表 或邏輯真值表 輸入變量 輸出變量 Y A B 0 0 0 1 1 0 1 1 0 0 0 1 圖 或門(mén)電路及邏輯符號(hào) a) 電路 b) 邏輯符號(hào) 10 《數(shù)字電子技術(shù)基礎(chǔ)》教案 第一章 非門(mén)電路 圖 。由此可知，輸入變量 A、 B與邏輯函數(shù) F之間的邏輯關(guān)系是邏輯或。此時(shí)， VD1反偏，處于截止?fàn)顟B(tài)。 或門(mén)電路 圖 是由二極管構(gòu)成的有兩個(gè)輸入端的或門(mén)電路，圖 是國(guó)標(biāo)邏輯符號(hào)。 B。我們假定用高電平 3v 代表邏輯取值 1，用低電平 Ov 代表邏輯取值 0，則可以把表 輸入 輸出電平關(guān)系表轉(zhuǎn)換為輸入 輸出邏輯關(guān)系表，這 個(gè)表稱(chēng)為邏輯真值表，如表 。此時(shí)， VD1反偏，處 于截止?fàn)顟B(tài)。由于二極管的鉗位作用， VF＝ 0v 。輸入 A 和B的高、低電平共有四種不同的情況，下面分別討論。 與門(mén)電路 圖 是由二極管構(gòu)成的有兩個(gè)輸入端的與門(mén)電路。二進(jìn)制正數(shù)的補(bǔ)碼與它相應(yīng)的原碼相同，而二進(jìn)制負(fù)數(shù)的補(bǔ)碼是它相應(yīng)的正數(shù)的原碼求補(bǔ)（按位取反后在末位加 1）后的結(jié)果。 二 十進(jìn)制碼（ BCD 碼： Binary Coded Decimal code）與十進(jìn)制數(shù)的關(guān)系表示如表 。以 16 為基數(shù)所表示的數(shù)叫做十六進(jìn)制數(shù)。 例 （ 11001） 2＝ ( ? )10 解： （ 11001） 2＝ 1 24＋ 1 23＋ 0 22＋ 0 21＋ 1 20 ＝ 16 ＋ 8＋ 0＋ 0＋ 1 ＝ (25 )10 表 二進(jìn)制數(shù)的數(shù)位與權(quán) n 位 各位的二進(jìn)制數(shù) 權(quán)的十進(jìn)制數(shù) 用乘方表示的權(quán) 1 1 1 2 0 2 10 2 2 1 3 100 4 2 2 4 1000 8 2 3 5 10000 16 2 4 6 100000 32 2 5 7 1000000 64 2 6 8 10000000 128 2 7 9 100000000 256 2 8 10 1000000000 512 2 9 6 《數(shù)字電子技術(shù)基礎(chǔ)》教案 第一章 二進(jìn)制小數(shù)表示 把二進(jìn)制數(shù)的數(shù)位的權(quán)進(jìn)行擴(kuò)展，表 列出了 5 位小數(shù)數(shù)位的權(quán)。一般來(lái)說(shuō)，一個(gè) n 位二進(jìn)制數(shù)中第 i個(gè)數(shù)位的“ 1”表示數(shù)值 2 1?i 。另外，由于（ 111） 2 =（ 7） 10，故用 2進(jìn)制數(shù)的 3個(gè)數(shù)位只能表示到十進(jìn)制數(shù)的（ 7） 10；由于（ 1111） 2=（ 15） 10，則二進(jìn)制數(shù)的 4個(gè)數(shù)位 可以表達(dá)到十進(jìn)制數(shù)的 15?？墒侨绻捎脠D 1圖 14所示方 法，則可以表達(dá)到十進(jìn)制數(shù)的 l～ 1023。因此，“ 2”就必須用第 2 個(gè)數(shù)位來(lái)表示。由于一只手有 5個(gè)手指，故可以表達(dá) 5位數(shù)。山農(nóng)的開(kāi)關(guān)代數(shù)在邏輯上將人們對(duì)電路的復(fù)雜和意義不確切的文字描述轉(zhuǎn)換為簡(jiǎn)潔和明了的數(shù)學(xué)描述 —— 邏輯表達(dá)式，將原來(lái)僅停留在數(shù)學(xué)涵義上的布爾代數(shù)應(yīng)用于工程實(shí)際。盡管開(kāi)關(guān)代數(shù)僅 是布爾代數(shù)的一種特殊情況，即二值的布爾代數(shù)，但是大多數(shù)人還是習(xí)慣使用術(shù)語(yǔ)“布爾代數(shù)”。開(kāi)關(guān)代數(shù)是 1938年在美國(guó)貝爾電話(huà)實(shí)驗(yàn)室工作的數(shù)學(xué)家、現(xiàn)代信息理論的創(chuàng)始人克勞德數(shù)字邏輯電路的存 儲(chǔ)功能是由存儲(chǔ)器件完成的，最基本的存儲(chǔ)器件是觸發(fā)器。 實(shí)現(xiàn)邏輯運(yùn)算的電路，稱(chēng)為邏輯門(mén)。 在數(shù)字電路中，輸出和輸入 變量都是只有兩種狀態(tài)的邏輯變量。如圖 ，在“同步器”控制下，各路輸入信號(hào)按先后順序分別送入“數(shù)字信號(hào)處理器”進(jìn)行處理，然后分別送給各路輸出，處理器的運(yùn)算速度越高，它能同時(shí)處理的信道數(shù)也就越多。由于數(shù)字電路主要工作在飽和截止?fàn)顟B(tài)，對(duì)元件的參數(shù)要求不高，便于大規(guī)模集成和生產(chǎn)，隨著微電子技術(shù)的發(fā)展，可以以更低的成本和更高的性能來(lái)開(kāi)發(fā)更復(fù)雜的數(shù)字系統(tǒng)即大規(guī)模、超大規(guī)模數(shù)字集成電路；盡管模擬系統(tǒng)集成化的開(kāi)發(fā)成本在不斷下降，性能也在不斷增強(qiáng)，但由于基本數(shù)字器件的簡(jiǎn)單性，還是數(shù)字系統(tǒng)集成化發(fā)展更為迅速。因?yàn)閿?shù)字系統(tǒng)只有兩個(gè)電平信號(hào)：“ 1”和“ 0”，受噪聲和環(huán)境條件的影響小，不像模擬系統(tǒng)各參數(shù)易受溫度、電磁感應(yīng)、振動(dòng)等環(huán)境條件的影響；另外，數(shù)字系統(tǒng) 多采用大規(guī)模集成電路，其故障率遠(yuǎn)比采用眾多分立元件構(gòu)成的模擬系統(tǒng)低。數(shù)字系統(tǒng) 具有如下幾個(gè)優(yōu)點(diǎn)。所謂數(shù)字系統(tǒng)，是指交互式的以離散形式表示的具有存儲(chǔ)、傳輸、處理信息能力的邏輯子系統(tǒng)的集合物。對(duì)數(shù)字信號(hào)進(jìn)行傳輸、處理的電子線(xiàn)路稱(chēng)為數(shù)字電路，如數(shù)字電子鐘、數(shù)字萬(wàn)用表的電子電路都是由數(shù)字電路組成的。 復(fù)習(xí)要點(diǎn) 或題目 本章是本課程的最基礎(chǔ)內(nèi)容，函數(shù)的化簡(jiǎn)必須牢牢掌握，為后面章節(jié)打下良好的基礎(chǔ)。 教學(xué)要點(diǎn) 及難點(diǎn) （ 1） 三種基本邏輯運(yùn)算和幾種導(dǎo)出邏輯運(yùn)算；真值表、邏輯式、邏輯圖之間的相互轉(zhuǎn)換。 1 《數(shù)字電子技術(shù)基礎(chǔ)》教案 第一章