【正文】 wr_en1=0。wr_en1 = 0。wr_en1 = 1。wr_en1 = 0。wr_en1 = 0。wr_en1 = 0。wr_en1 = 0。wr_en1 = 0。wr_en1 = 0。wr_en1 = 0。 else next = i。 else if(!href) next = i。end g:begin if(vsync) next = f。 else if( href) next = d。end d:begin if(vsync) next = b。 else next = b。 (為存儲(chǔ)器 0寫(xiě)信 號(hào)，高電平有效 ) wr_en1 = 0。 (水平同步信號(hào) ) input pclk。 圖 初始化程序仿真圖 接收數(shù)據(jù) 數(shù)據(jù)存儲(chǔ)采用兩片 SRAM 存儲(chǔ)器，每片每次存儲(chǔ)一幀圖像，當(dāng)寫(xiě)完第一 幀后，外部連接的微處理器可以根據(jù)需要取出數(shù)據(jù)進(jìn)行處理，而控制器可以繼續(xù)將下一幀圖像寫(xiě)入另一片存儲(chǔ)器。a = 439。 web = 0。data = 839。csb= 0。b0001。oeb = 1。end (設(shè)置寄存器 FRCTL 得到最高幀頻 ) d: begin a = 439。b00000000。 web = 0。data = 839。csb= 0。b0110。 (雙向數(shù)據(jù)線(xiàn) ) output csb。該部分程序基于狀態(tài)機(jī)設(shè)計(jì)，全部采用默認(rèn)值，通過(guò)修改實(shí)現(xiàn)不同的設(shè)置達(dá)到滿(mǎn)意的圖像效果，狀態(tài) aa、 b、 c、 d、 e、 f、 start 為順序執(zhí)行，部分程序如下： input cam_clk。 CMOS 寄存器配置時(shí)序的 VHDL描述 時(shí)序部分的主要功能是驅(qū)動(dòng) CMOS 圖像傳感器的正常工作 , 驅(qū)動(dòng) 時(shí)序的要求使得驅(qū)動(dòng)電路的設(shè)計(jì)規(guī)模較大 , 復(fù)雜程度高 , 很難用傳統(tǒng)的方式描述 ,必須采用更高層次的描述方法 , 實(shí)現(xiàn)自頂向下的設(shè)計(jì) , 因此可以用 VHDL 語(yǔ)言與 FPGA 器件結(jié)合 , 設(shè)計(jì)的關(guān)鍵就是用 VHDL 語(yǔ)言描述 SCCB的配置時(shí)序關(guān)系。 對(duì) SRAM 的要求：其內(nèi)部完全由靜態(tài)異步電路構(gòu)成，無(wú)需輸入時(shí)鐘信號(hào)，也不必對(duì)芯片進(jìn)行刷新，即可直接對(duì)無(wú)用數(shù)據(jù)進(jìn)行覆蓋。如果給連續(xù)的寄存器寫(xiě)數(shù)據(jù)，寫(xiě)完一個(gè)寄存器后， OV7670會(huì)自動(dòng)把寄存器地址加 1，程序可繼續(xù)向下寫(xiě)，而不需要再次輸入 ID地址，從而 三相寫(xiě)數(shù)據(jù)變?yōu)榱藘上鄬?xiě)數(shù)據(jù)，由于本系統(tǒng)只需對(duì)有限個(gè)不連續(xù)寄存器進(jìn)行配置，如果采用對(duì)全部寄存器都加以配置這一方法的話(huà)，會(huì)浪費(fèi)很多時(shí)間和資源，所以我們只對(duì)需要更改數(shù)據(jù)的寄存器進(jìn)行寫(xiě)數(shù)據(jù)。 SIO_C和 SIO_D分別為 SCCB總線(xiàn)的時(shí)鐘線(xiàn)和數(shù)據(jù)線(xiàn)。 SCCB總線(xiàn)傳輸?shù)膯?dòng)和停止條件如圖 過(guò)程：采用簡(jiǎn)單的三相 (Phase)寫(xiě)數(shù)據(jù)的方式，即在寫(xiě)寄存器的過(guò)程中先發(fā)送OV7670的 ID地址（ ID Address），然后發(fā)送寫(xiě)數(shù)據(jù)的目地寄存器地址（ Sub_address），最后發(fā)送要寫(xiě)入的數(shù)據(jù)（ Write Data） ,見(jiàn)圖 3。 SCCB是和 I2C相同的一個(gè)協(xié)議。 由于 I2C和 SCCB的一些細(xì)微差別，所以采用 GPIO模擬 SCCB總線(xiàn)的 方式。 Don’t care位由從機(jī)產(chǎn)生 。 B: 決定動(dòng)態(tài)范圍大小和靈敏度的硬件條件 , 當(dāng)光電二極管進(jìn)行光電轉(zhuǎn)換時(shí)，轉(zhuǎn)換出來(lái)的電荷要儲(chǔ)存在電勢(shì)阱中，阱也就起到暫時(shí)儲(chǔ)存電荷的作用，但當(dāng)儲(chǔ)存的電荷超過(guò)阱的最大容量時(shí)就會(huì)出現(xiàn)溢出，所以為了防止溢出造成數(shù)據(jù)丟失及產(chǎn)生噪聲，就要及時(shí)轉(zhuǎn)移電荷 。 OV7670 OV7670的功能如下： 高靈敏度適合低照度應(yīng)用；低電壓適合嵌入式應(yīng)用；標(biāo)準(zhǔn)的 SCCB接口，兼容I2C接口； RawRGB,RGB(GRB4:2:2,RGB565/555/444),YUV(4:2:2)和 YCbCr (4:2:2)輸出格式；支持 VGA,CIF,和從 CIF到 40x30的各種尺寸； Vario Pixel 子采樣方式；自動(dòng)影響控制功能包括：自動(dòng)曝光控制、自動(dòng)增益控制、自動(dòng)白平衡，自動(dòng)消除燈光條紋、自動(dòng)黑電平校準(zhǔn) .圖像質(zhì)量控制包括色飽和度、色相、伽瑪、銳度和 ANTI_BLOOM；ISP具有消除噪聲和壞點(diǎn)補(bǔ)償功能；支持閃光燈： LED燈和氙燈；支持圖像縮放；鏡頭失光補(bǔ)償； 50/60Hz自動(dòng)檢測(cè)；飽和度自動(dòng)調(diào)節(jié)（ UV調(diào)整）；邊緣增強(qiáng)自動(dòng)調(diào)節(jié)；降噪自動(dòng)調(diào)節(jié)。當(dāng) HREF 為高電平期間 , 才能開(kāi)始有效的數(shù)據(jù)采集 , PCLK 下降沿的到來(lái)表明數(shù)據(jù)的產(chǎn)生 , PCLK 每出現(xiàn)一個(gè)下降沿傳輸一位數(shù)據(jù)。圖 表示了圖像采集期間三個(gè)同步信號(hào)的時(shí)序關(guān)系示意圖。對(duì)于每一個(gè)變化的寄存器 , 都采用三相寫(xiě)數(shù)據(jù)的方法。在數(shù)據(jù)傳輸期間 , SIO_D 上數(shù)據(jù)的傳輸受 SIO_C 的控制 , 當(dāng) SIO_C 為低電平時(shí) , SIO_D 上數(shù)據(jù)有效 , SIO_D 為穩(wěn)定數(shù)據(jù)狀態(tài) , SIO_C 每出現(xiàn)一正脈沖 ,將傳送一位數(shù)據(jù)。這些參數(shù)是受 OV7670 內(nèi)部相應(yīng)寄存器的值控制的 , 可通過(guò) SCCB 總線(xiàn)對(duì)其進(jìn)行設(shè)置。各種射線(xiàn)、輻射對(duì)其導(dǎo)電性能的影響都有限，因而特別適用于制作航天及核實(shí)驗(yàn)設(shè)備。一般陶瓷金屬封裝的電路，工作溫度為 55 ~ +125℃ ；塑料封裝的電路工作溫度范 圍為 45 ~ +85℃ 。隨著電源電壓的增加，噪聲容限電壓的絕對(duì)值將成比例增加。 邏輯擺幅大： CMOS集成 電路的邏輯高電平 “1”、邏輯低電平 “0”分別接近于電源高電位 VDD及電影低電位 VSS。實(shí)際上，由于存在漏電流， CMOS電路尚有微量靜態(tài)功耗。通過(guò) SCCB 總線(xiàn)控制，可以輸出整幀、子采樣、取窗口等方式的各種分辨率 8 位影響數(shù)據(jù)。芯片加工工藝不斷發(fā)展 , 從 μm→ μm→ μm→ μm, 接口電壓也在不斷降低 , 從 5 V→ V→ V/ V→ V/ V 。換句話(huà)說(shuō)，在 CMOS 傳感器中，每一個(gè)感光元件都可產(chǎn)生最終的數(shù)字輸出，所得數(shù)字信號(hào)合并之后被直接送交 DSP 芯片處理 —問(wèn)題恰恰是發(fā)生在這里， CMOS 感光元件中的放大器屬于模擬器件，無(wú)法保證每個(gè)像點(diǎn)的放大率都保持嚴(yán)格一致，致使放大后的圖像數(shù)據(jù)無(wú)法代表拍攝物體的原貌 —體現(xiàn)在最終的輸出結(jié)果上，就是圖像中出現(xiàn)大量的噪聲，品質(zhì)明顯低于 CCD傳感器。在 CCD 傳感器中，每一個(gè)感光元件都不對(duì)此作進(jìn)一 12 步的處理，而是將它直接輸出到下一個(gè)感光元件的存儲(chǔ)單元，結(jié)合該元件生成的模擬信號(hào)后再輸出給第三個(gè)感光元件，依次類(lèi)推，直到結(jié)合最后一個(gè)感光元件的信號(hào)才能形成統(tǒng)一的輸出。在這方面，不同的傳感器廠(chǎng)商有不同的解決方案，最常用的做法是覆蓋 RGB紅綠藍(lán)三色濾光片，以 1： 2：1的構(gòu)成由四個(gè)像點(diǎn)構(gòu)成一個(gè)彩色像素（即紅藍(lán)濾光片分別覆蓋一個(gè)像點(diǎn)，剩下的兩個(gè)像點(diǎn)都覆蓋綠色濾光片），采取這種比例的原因是人眼對(duì)綠色較為敏感。而 CMOS感光元件的構(gòu)成就比較復(fù)雜，除處于核心地位的感光二極管之外，它還包括放大器與模數(shù)轉(zhuǎn)換電路，每個(gè)像點(diǎn)的構(gòu)成為一個(gè)感光二極管和三顆晶體管，而感光二極管占據(jù)的面積只是整個(gè)元件的一小部分，造成 CMOS傳感器的開(kāi)口率遠(yuǎn)低于 CCD（開(kāi)口率：有效感光區(qū)域與整個(gè)感光元件的面積比值）；這樣在接受同等光照及元件大小相同的情況下， CMOS感光元件所能捕捉到的光信號(hào)就明顯小于 CCD元件，靈敏度較低；體現(xiàn)在輸出結(jié)果上，就是 CMOS傳感器捕捉到的圖像內(nèi)容不如 CCD傳感器來(lái)得豐富，圖像細(xì)節(jié)丟失情況嚴(yán)重且噪聲明顯，這也是早期 CMOS傳感器只能用于低端場(chǎng)合的一大原因。根據(jù) KODAK公司的預(yù)測(cè)，未來(lái) 10年 CCD仍將占據(jù)高性能圖像傳感器市場(chǎng)， CMOS隨著技術(shù)的進(jìn)一步發(fā)展與成熟，也將在高端市場(chǎng)占據(jù)一席之地。倒如： CCD傳感器一直在功耗上作改進(jìn)，以應(yīng)用于移動(dòng)通信市場(chǎng)； CMOS傳感器則在 改善分辨率與靈敏度方面的不足，以應(yīng)用于更高端的圖像產(chǎn)品，CCD與 CMOS圖像傳感器相比，在價(jià)格方面目前幾乎相等。但其圖像質(zhì)量（特別是低照度環(huán)境下）與系統(tǒng)靈活性與 CCD的相比相對(duì)較低。 窗口： CMOS圖像傳感器由于信號(hào)讀出采用 X2Y尋址方式，具有讀出任意局部畫(huà)面的能力，這使它可以提高感興趣的小區(qū)域的幀或行頻。此外可采用較大尺寸的像元以兼顧圖像高性能和具有與 CCD類(lèi)似的同時(shí)曝光的電子快門(mén)功能。 CCD傳感器特別是內(nèi)線(xiàn)轉(zhuǎn)移結(jié)構(gòu)傳感器具有優(yōu)良的電子快門(mén)功能，由于器件可縱向從襯底排除多余電荷，電子快門(mén)功能幾乎不受像元尺寸縮小的限制，不會(huì)擠占光敏區(qū)面積而降低器件占空比。這主要因?yàn)?CCD像元耗盡區(qū)深度可達(dá) 10MM，具有可見(jiàn)光及近紅外光譜段的完全收集能力。造成這種差異的原因在于： CCD的特殊工藝可保證在傳送時(shí)不會(huì)失真，因此保個(gè)象素的數(shù)據(jù)可匯聚至邊緣再進(jìn)行放大處理；而 COMS工藝產(chǎn)數(shù)據(jù)在傳送距離較長(zhǎng)時(shí)會(huì)產(chǎn)生噪聲，因此必須先放大，再整合各個(gè)象素的數(shù)據(jù)。 8 地址 數(shù)據(jù) / 總線(xiàn) 地址 WR RD CS 總線(xiàn) 圖像數(shù)據(jù) READY Pclk Dclk Vsync Hsync 數(shù)據(jù)總線(xiàn) 地址 數(shù)據(jù) / 總線(xiàn) 地址 WR RD CS 總線(xiàn) 圖 圖像采集系統(tǒng)框圖 數(shù)據(jù)接口設(shè)計(jì) 基于 FPGA的 CMOS圖像傳感器系統(tǒng)接口如圖 。這里提出一種適用于嵌入式系統(tǒng)的數(shù)字圖像采集模塊設(shè)計(jì)方案，實(shí)現(xiàn)圖像數(shù)據(jù)采集、 “乒乓 ”模式圖像數(shù)據(jù)的緩存、圖像數(shù)據(jù)的采集模塊外部接口，并保證圖像采集的高速性和連續(xù)性。所有圖像處理功能過(guò)程包括伽瑪曲線(xiàn)、白平衡、飽和度、色度等都可以通過(guò) SCCB接口編程。圖像傳感器，體積小、工作 電壓低，提供單片 VGA攝像頭和影像處理器的所有功能。 可編程邏輯器件與固定邏輯器件相比，其優(yōu)點(diǎn)主要包括以下幾個(gè)方面： (1)在設(shè)計(jì)過(guò)程中為客戶(hù)提供了更大的靈活性，因?yàn)閷?duì)于可編程邏輯器件來(lái)說(shuō)，設(shè)計(jì)反復(fù)只需要簡(jiǎn)單地改變編程文件就可以了，而且設(shè)計(jì)改變的結(jié)果可立即在工作器件中看到； (2)不需要漫長(zhǎng)的前置時(shí)間來(lái)制造原型或正式產(chǎn)品，因?yàn)榭删?程邏輯器件已經(jīng)十分活躍于市場(chǎng)中，購(gòu)買(mǎi)方便； (3)不需要客戶(hù)支付高昂的一次性工程費(fèi)用 (Non． Recurdng Enginneering,M迎 )和購(gòu)買(mǎi)昂貴的掩膜組，因?yàn)榭梢栽谕粋€(gè)芯片中重復(fù)編程，實(shí)現(xiàn)不同的功能，這樣便可延長(zhǎng)產(chǎn)品的使用周期，從而分?jǐn)傎?gòu)買(mǎi)芯片時(shí)所花的成本； (4)允許客戶(hù)在需要時(shí)僅定購(gòu)所需要的數(shù)量，從而使客戶(hù)可控庫(kù)存； (5)可以進(jìn)行重新編程，有了可編程邏輯器件之后，對(duì)于設(shè)備新功能的增加和升級(jí)，只需要將新的編程文件下載到可編程邏輯器件中，就可以在系統(tǒng)創(chuàng)建新的硬件邏輯； (6