【導讀】、時序邏輯電路的設計方法。1．學習掌握撥碼開關控制模塊、點陣顯示模塊的工作原理及應用；本題目采用自頂向下的設計方法，將系統分為兩個模塊，先分別用MAX+PLUS. 操作，最后完成整個設計過程。點，可以代替數碼管、符號管和米字管。如果將多塊組合可以構成大屏幕顯示屏用于漢字、明、廣告等場合。內部結構如圖3。制，總共16列陰極連線由16位分別控制。點陣式LED顯示器采用逐行掃描式工作。要使點陣顯示出一個字符的編程方法是：首先。選通第一行；接著，向行碼鎖存器寫入該行的字型碼。然后，按相同的方式選通第二行，寫。碼器的輸出，所以我們在設計點陣控制接口時，其列選通信號輸出必須經4-16編碼?！?110—1111依次循環(huán)，在選中某列時，對列。進行掃描，當某點列和行都為“1”時，該點被點亮。

　　

【正文】 when 0110=q=0011000110001100。 when 0111=q=0011000110001100。 when 1000=q=0011000110001100。 when 1001=q=0011000110001100。 when 1010=q=0011000110001100。 when 1011=q=0011000110001100。 when 1100=q=0011111111111100。 when 1101=q=0011111111111100。 when 1110=q=0000000000000000。 when 1111=q=0000000000000000。 when others=null。 顯示 E end case。 when 1111= 16 case sel is when 0000=q=0000000000000000。 when 0001=q=0000000000000000。 when 0010=q=0000000000000000。 when 0011=q=0000000000000000。 when 0100=q=0000001100001100。 when 0101=q=0000001100001100。 when 0110=q=0000001100001100。 when 0111=q=0000001100001100。 when 1000=q=0000001100001100。 when 1001=q=0000001100001100。 when 1010=q=0000001100001100。 when 1011=q=0000001100001100。 when 1100=q=0011111111111100。 when 1101=q=0011111111111100。 when 1110=q=0000000000000000。 when 1111=q=0000000000000000。 when others=null。 顯示 F end case。 when others=null。 end case。 end process。 end corn_arc。 列 選控制模塊源程序 library ieee。 use 。 use 。 entity ta is port(clk:in std_logic。 q:out std_logic_vector (3 downto 0))。 17 end ta。 architecture t_arc of ta is begin process(clk) variable tmp:std_logic_vector(3 downto 0)。 begin if clk39。event and clk=39。139。 then if tmp=1111 then tmp:=0000。 else tmp:=tmp+1。 end if。 end if。 q=tmp1。 end process。 end t_arc。 撥碼開關譯碼 模塊源 程序 library ieee。 use 。 use 。 entity cw is port( a: in std_logic_vector(15 downto 0)。 q: out std_logic_vector(3 downto 0))。 end cw。 architecture cw_arc of cw is begin process(a) begin case a is when 0000000000000001=q=0000。 18 when 0000000000000010=q=0001。 when 0000000000000100=q=0010。 when 0000000000001000=q=0011。 when 0000000000010000=q=0100。 when 0000000000100000=q=0101。 when 0000000001000000=q=0110。 when 0000000010000000=q=0111。 when 0000000100000000=q=1000。 when 0000001000000000=q=1001。 when 0000010000000000=q=1010。 when 0000100000000000=q=1011。 when 0001000000000000=q=1100。 when 0010000000000000=q=1101。 when 0100000000000000=q=1110。 when 1000000000000000=q=1111。 when others=null。 end case。 end process。 end cw_arc。 仿真波形 列 選通模塊： 列掃描模塊： 19 撥碼開關譯碼： 總仿真波形圖： 、試驗箱驗證情況 20 21 課程設計總結 本次課程設計的內容是用 LED 點陣顯示十六進制數字，因此我對 LED 點陣的內部結構以及工作原理有了比較深入的理解，并能夠按要求進行相應數字等內容的顯示， 在設計過程中應用到 VHDL 語言，使得我對 VHDL 語言的理解更加深入， VHDL 是超高速集成電路的硬件 描述語言，它能夠描述硬件的結構、行為與功能。另外， VHDL 具有并發(fā)性，采用 自上而下的結構式設計方法，適合大型設計工程的分工合作。 本次設計所用軟件為 MAX+plus II，這使得我對其各項功能的應更加熟悉，并對其有了更加細致的掌握。 本次課程設計已經是我大學以后第二次課程設計了，我對整個過程都比較了解，不再像第一次那樣茫然，不知所措。再加上 本次實驗所涉及的內容以及相關軟硬件均在本學期可編程這門課的 學習中有所學習，這減輕了本次課程設計難度，但卻讓我發(fā)現了自己在學習中的一些缺點，即使課上已經對老師所講授內容充分掌 握，但在實踐過程中仍會遇到許多意想不到的問題。理論與實踐是截然不同的兩門學問，均需要認真學習。 在以后的學習生活中，我會揚長避短，改正自己在學習過程中的各種缺點，努力學習專業(yè)知識，爭取在微電子學方面越走越遠！ 22 參考文獻 （ 1） 、 侯伯亨 ,顧新 .VHDL 硬件描述語言與數字邏輯電路設計 . 西安：西安電子科技大學出版社， 1999 （ 2） 、 任勇峰，莊新敏 .VHDL 與硬件實現速成 . 北京：國防工業(yè)出版社， 2020 （ 3） 、 求是科技 .CPLD/FPGA 應用開發(fā)技術與工程實踐 . 北京：人民郵電出版社， 2020 （ 4） 、 周潤景，圖雅，張麗敏 .基于 QuartusII 的 FPGA/CPLD 數字系統設計實例 . 北京：電子工業(yè)出版社， 2020 （ 5） 、 羅苑棠 .CPLD/FPGA 常用模塊與綜合系統設計實例精講 . 北京：電子工業(yè)出版社， 2020