【正文】 這學(xué)期期末我們做了數(shù)字電子技術(shù)課程設(shè)計，我設(shè)計的是數(shù)字電子鐘。個人覺得這是一次將理論應(yīng)用與實踐的活動，在設(shè)計過程中不僅鍛煉了我們積極思考的好習(xí)慣，而且培養(yǎng)了我們一絲不茍的作風(fēng)，嚴(yán)謹(jǐn)求實的態(tài)度，踏踏實實的精神。由于擁有模擬電子技術(shù)基礎(chǔ)和數(shù)字電子技術(shù)基礎(chǔ)的理論知識，加之這次的課程設(shè)計，使我對以往的一些知識有了更深入的理解。我在設(shè)計過程中認(rèn)真的翻閱大量的書籍，去網(wǎng)上搜尋資料，在看了很多思路之后形成了一套我自己的思路。所謂博覽群書，而后了然于胸。一旦形成了自己的思路，在設(shè)計過程中可以說是得心應(yīng)手，泉思涌動。當(dāng)然在設(shè)計過程中，我學(xué)會了Multism這個軟件進(jìn)行仿真，感覺用的挺好的，仿真是數(shù)字電子鐘運(yùn)行的良好。我感覺這增強(qiáng)了我以后設(shè)計的信心，我也喜歡上了設(shè)計，很好的培養(yǎng)了我對設(shè)計的興趣，啟蒙了我。I will remember it forever！參考文獻(xiàn)及資料【1】Multism9在電工電子技術(shù)中的應(yīng)用/董玉冰主編.—北京：清華大學(xué)出版社， 【2】數(shù)字電子技術(shù)基礎(chǔ)/閻石主編；清華大學(xué)電子學(xué)教研組編.—5版.—北京：高等教育出版社， 【3】模擬電子技術(shù)基礎(chǔ)/童詩白，華成英主編；清華大學(xué)電子教學(xué)教研組編.—4版.—北京：高等教育出版社， 【4】數(shù)字電子技術(shù)實驗與實踐/吳慎山主編.—北京：電子工業(yè)出版社， 【5】Multism7電路設(shè)計及仿真應(yīng)用/熊偉等主編.—北京：清華大學(xué)出版社， 【6】數(shù)字電子技術(shù)基礎(chǔ)/范文兵主編.—北京：清華大學(xué)出版社， 【7】數(shù)字邏輯電路實驗/候傳教等編.—北京：電子工業(yè)出版社， 【8】數(shù)字電子技術(shù)基礎(chǔ)實驗教程/張秀娟，薛慶軍主編.—北京：北京航空航天大學(xué)出版社，第四篇：數(shù)字邏輯課題報告—電子鐘電子鐘設(shè)計報告班級：姓名：學(xué)號：指導(dǎo)老師:驗收時間：201 年日月一﹑設(shè)計目的及要求設(shè)計并實現(xiàn)多功能數(shù)字鐘，達(dá)到要求如下：1． 能進(jìn)行正常的記時、記分、記秒，、校分以及秒清0的功能，，完成全部電路設(shè)計后在實驗板上下載，驗證設(shè)計課題的正 確性。二、系統(tǒng)設(shè)計方案論述：根據(jù)對電子鐘控制電路的要求，分析如下：首先根據(jù)老師對實驗的要求，編寫電子鐘控制電路的vhdl程序，程序分為正常顯示時間、調(diào)整和鬧鈴時間調(diào)整、報時等進(jìn)程；運(yùn)用了38譯碼器、八選一、二選一數(shù)據(jù)選擇器、模8計數(shù)器、七段譯碼、24進(jìn)制計數(shù)器、60進(jìn)制計數(shù)器、比較器等構(gòu)成其動態(tài)顯示電路，使電子鐘正常顯示。開始確定了兩個方案，但考慮到方案的可行性，選擇了第一種，也就是這一種方案。三、環(huán)境說明：主要是使用了MAXPLUSⅡ軟件，經(jīng)過系統(tǒng)的學(xué)習(xí)及了解，以及請教老師和同學(xué)，虛心請教，終于在不懈努力下完成了老師的任務(wù)。四、具體設(shè)計：頂層結(jié)構(gòu)功能圖：根據(jù)總體設(shè)計框圖，可以將整個系統(tǒng)分為6個模塊來實現(xiàn)，分別是計時模塊、校時模塊、整點(diǎn)報時模塊、鬧鐘模塊、動態(tài)顯示模塊及正常顯示時間與鬧鐘時間的切換模塊。計時模塊：能進(jìn)行正常的時、分、秒計時，用動態(tài)掃描的方式，需用8個數(shù)碼管。用24進(jìn)制計數(shù)器進(jìn)行小時的顯示，用60進(jìn)制計數(shù)器進(jìn)行分的顯示，用60進(jìn)制計數(shù)器進(jìn)行秒的顯示校時模塊：利用按鍵實現(xiàn)“校時”、“校分”和“時、分、秒的清0”功能。先令k5=1，切換到正常時鐘的顯示上。（1）k1：校時鍵。當(dāng)k1=0鍵時，計時器迅速遞增，按24小時循環(huán)，并且計滿23時回到00,k1=1時停止循環(huán)。（2）k2：校分鍵。當(dāng)k2=0鍵時，計時器迅速遞增，按60小時循環(huán)，并且計滿59時回到00，但不向時進(jìn)位，k2=1時停止循環(huán)。（3）k8：秒清零。當(dāng)k8=0時，時、分、秒清零。整點(diǎn)報時模塊：能進(jìn)行整點(diǎn)報時，即當(dāng)分秒都為0時整點(diǎn)報時。、鬧鐘模塊：和以上計時模塊一個原理，但也可以進(jìn)行鬧鐘的設(shè)置先令k5=0，切換到鬧鐘的顯示上。（1）k3：校時鍵。當(dāng)k1=1鍵時，計時器迅速遞增，按24小時循環(huán)，并且計滿23時回到00，k3=0時停止循環(huán)。（2）k4：校分鍵。當(dāng)k2=1鍵時，計時器迅速遞增，按60小時循環(huán)，并且計滿59時回到00，但不向時進(jìn)位，k4=1時停止循環(huán)。（3）k6：k6=0時清零,k6=時正常運(yùn)行。（4）k7：k7=0分清零,k7=1時正常運(yùn)行。動態(tài)顯示模塊：時間的顯示需要用到8個數(shù)碼管，其中小時與分鐘及分鐘與秒之間用數(shù)碼管的一個g段，在動態(tài)顯示方式下，所有的數(shù)碼管對應(yīng)同一組七段碼，可用VHDL語言實現(xiàn)正常顯示時間與鬧鐘時間的切換模塊： k5=1，切換到正常時鐘的顯示上 k5=0，切換到鬧鐘的顯示上五、各功能模塊說明及源代碼： 數(shù)碼管顯示電路源程序： ：library ieee。use 。entity bin7 is port(date_in:in std_logic_vector(3 downto 0)。en:in std_logic。date_out:out std_logic_vector(6 downto 0))。end entity。architecture duan of bin7 is begin process(date_in,en)beginif en=39。139。 then case date_in is when “0000”=date_outwhen “0001”=date_outdate_outdate_outdate_outdate_outdate_outdate_outdate_outdate_outdate_outend process。end duan。： library ieee。use 。entity mux8 is port(d0,d1,d2,d3,d4,d5,d6,d7:in std_logic_vector(3 downto 0)。sel:in std_logic_vector(2 downto 0)。y:out std_logic_vector(3 downto 0))。end mux8。architecture arch of mux8 is begin process(d0,d1,d2,d3,d4,d5,d6,d7,sel)begincase sel iswhen “000”=ywhen “001”=ywhen “010”=ywhen “011”=ywhen “100”=ywhen “101”=ywhen “110”=ywhen “111”=ywhen others=yend case。end process。end arch。（二位）library ieee。use 。entity mux_2 is port（d1 :in std_logic。d2 :in std_logic。sel:in std_logic。y:out std_logic)。end mux_2。architecture rtl of mux_2 is begin process(sel,d1,d2)begin if(sel=39。139。)then yend process。end rtl。（四位）library ieee。use 。entity mux_24 is port（d1 :in std_logic_vector(3 downto 0)。d2 :in std_logic_vector(3 downto 0)。sel:in std_logic。y:out std_logic_vector(3 downto 0))。end mux_24。architecture rtl of mux_24 is begin process(sel,d1,d2)begin if(sel=39。139。)then yend process。end rtl。： library ieee。use 。entity decode3_8 is port(a,b,c:in std_logic。s1,s2,s3 :in std_logic。y:out std_logic_vector(7 downto 0))。end decode3_8。architecture rtl of decode3_8 issignal ind:std_logic_vector(2 downto 0)。beginindprocess(ind,s1,s2,s3)beginif(s1=39。139。and s2=39。039。 and s3=39。039。)thencase ind iswhen “000”=ywhen “001”=ywhen “010”=ywhen “011”=ywhen “100”=ywhen “101”=ywhen “110”=ywhen “111”=ywhen others=yend case。else y library ieee。use 。entity baoshi is port（a1,a2,a3,a4 :in std_logic_vector(3 downto 0)。y:out std_logic)。end baoshi。architecture rtl of baoshi is begin process(a1,a2)begin if(a1=“0000” and a2=“0000” and a3=“0000” and a4 library ieee。use 。use 。entity bijiao is port（a1,a2 :in std_logic_vector(3 downto 0)。b1,b2 :in std_logic_vector(3 downto 0)。y:out std_logic)。end bijiao。architecture rtl of bijiao is begin process(a1,a2,b1,b2)begin if(a1=b1 and a2=b2)then y library ieee。use 。use 。entity mod_60 is port(clk:in std_logic。clr :in std_logic。yh :out std_logic_vector(3 downto 0)。yl :out std_logic_vector(3 downto 0)。co :out std_logic)。end mod_60。architecture six of mod_60 is signalhh:std_logic_vector(3 downto 0)。signalhl:std_logic_vector(3 downto 0)。beginprocess(clk)beginif clr=39。039。then hhelsif(clk39。event and clk=39。139。)thenif(hh=“0101” and hl=“1001”)thenhhelsif(hl=“1001”)thenhhhlelsehlhhend if。end if。end process。yhend six。 library ieee。use 。use 。entity mod_24 is port(clk:in std_logic。clr :in std_logic。yh :out std_logic_vector(3 downto 0)。yl :out std_logic_vector(3 downto 0)。co :out std_logic)。end mod_24。architecture two of mod_24 is signalhh:std_logic_vector(3 downto 0)。signalhl:std_logic_vector(3 downto 0)。beginprocess(clk)beginif clr=39。039。then hhelsif(clk39。event and clk=39。139。)thenif(hh=“0010” and hl=“0011”)thenhhelsif(hl=“1001”)thenhhhlelsehlhhend if。end if。end process。yhend two。六、遇到的問題：當(dāng)調(diào)動開關(guān)時，容易出現(xiàn)數(shù)字的變動，經(jīng)過上網(wǎng)的搜索可知，這是抖動效應(yīng)，是物理效應(yīng)，現(xiàn)學(xué)知識還解決不了。所以在實驗中我們就小心翼翼的把弄開關(guān)，結(jié)果也沒出現(xiàn)什么錯誤。但是我們知道這不是做科學(xué)應(yīng)有的嚴(yán)謹(jǐn)態(tài)度，但以后我們會努力的。七、實驗結(jié)果及心得體會：實驗結(jié)果：程序?qū)崿F(xiàn)了現(xiàn)實情況下正常時間的顯示，時間的調(diào)整，鬧鐘的設(shè)置，還有鬧鐘的響鈴以及整點(diǎn)的報時。實驗心得：，學(xué)會了很多vhdl的編程思想，并進(jìn)一步掌握了其基本語法，可以熟練地編寫程序啦！，提高了分析問題、解決問題的能力，明白了用vhdl語言設(shè)計的基本過程及步驟，為以后的實驗提供了寶貴的經(jīng)驗。，一開始一點(diǎn)頭緒也沒有，通過查找資料有了初步的認(rèn)識，在實際過程中也遇到了很多問題，通過和同學(xué)及老師的交流，一些問題逐步迎刃而解。八、感謝感謝王老師的辛勤教導(dǎo)，感謝學(xué)院給提供了進(jìn)行實踐的機(jī)會，讓我們在實踐中學(xué)會了很多，提高了我們的自我學(xué)習(xí)能力，是我們得到了很好的進(jìn)步。在此還要感謝學(xué)校給我們提供了實驗器材。第五篇：8086數(shù)字電子鐘的設(shè)計Hefei University 微機(jī)原理與接口技術(shù)課程設(shè)計論文題目： 數(shù)字電子鐘的設(shè)計 報 告 人： 黃應(yīng)光 0705076043王 騰 0705076045 班 級： 07級自動化（2）班 指導(dǎo)老師： 劉偉、林澤坤2010年01月02日