【導(dǎo)讀】圖像是人類獲取和交換信息的主要來源?，F(xiàn)如今，圖像處理的應(yīng)用領(lǐng)。程、軍事公安、生物醫(yī)學(xué)工程等等。是整個系統(tǒng)的前端部分，也是整個系統(tǒng)最重要的部分。度及質(zhì)量，直接影響到圖像處理系統(tǒng)后端的算法處理及應(yīng)用。根據(jù)其輸出信號的時序，在FPGA內(nèi)部設(shè)計(jì)采集單元。據(jù)一路送到TFT液晶屏上進(jìn)行實(shí)時顯示，另一路送入SRAM緩存。圖片的方式，存儲到外部存儲器SD卡中。

　　

【正文】 開發(fā)人員就能夠往 Nios II 處理器系統(tǒng)寫入程序以及和 Nios II處理器系統(tǒng)進(jìn)行通訊。 MCU 軟件設(shè)計(jì) NIOS II 軟核 MCU 加電啟動后，要完成對 TFT 液晶屏的初始化、裝載 SD 卡等系統(tǒng)初始化操作，之后等待 OV7670 初始化完成信號， OV7670初始化完成后，使能外部的 OV770 數(shù)據(jù)采集模塊、 TFT 液晶屏和 SRAM寫入模塊。此時， TFT 液晶屏上面實(shí)時顯示采集到的畫面，并且外部模塊一直在向 SRAM 內(nèi)寫入圖像數(shù)據(jù)。而在 MCU 內(nèi)部的程序，要等待 SRAM寫滿信號的到來。 當(dāng) SRAM 寫滿信號到來后，硬件控制器已經(jīng)將一幀數(shù)據(jù)寫入到 SRAM中，系統(tǒng)禁止寫 SRAM，開始對讀取 SRAM 中的一幀數(shù)據(jù)，將其存入到一個數(shù)組中。之后進(jìn)行圖像處理，計(jì)算誤差 后，將該幀圖像存入 SD 卡，這樣，一個循環(huán)結(jié)束。程序流程圖 412 如下所示： 河南理工大學(xué)畢業(yè)設(shè)計(jì)（論文）說明書 31 加 電 啟 動 系 統(tǒng)使 能 外 部 O V 7 6 7 0 采 集 、 T F T 液 晶初 始 化 T F T 液 晶加 載 S D 卡O V 7 6 7 0 初 始 化 完 成 ？S R A M 已 滿 ？M C U 讀 取 S R A M處 理 圖 像 數(shù) 據(jù)存 入 S D 中使 能 S R A M 寫 入 模 塊禁 止 S R A M 寫 入 模 塊Y E SN OY E SN O 圖 412 MCU 中程序流程圖 簡單運(yùn)動檢測 首先介紹一下 RGB 色彩模式 與 YUV 色彩模式 。 RGB 色彩模式是工業(yè)界的一種顏色標(biāo)準(zhǔn)，是通過對紅 (R)、綠 (G)、藍(lán)(B)三個顏色通道的變化以及它們相互之間的疊加來得到各式各樣的顏色的， RGB 即是代表紅、綠、藍(lán)三個通道的顏色，這個標(biāo)準(zhǔn)幾乎包括了人類視力所能感知的所有顏色，是目前運(yùn)用最廣的顏色系統(tǒng)之一。 河南理工大學(xué)畢業(yè)設(shè)計(jì)（論文）說明書 32 YUV 是 被歐洲電視系統(tǒng)所采用的一種顏色編碼方法（屬于 PAL），是PAL 和 SECAM 模擬彩色電視制式采用的顏色空間。在現(xiàn)代彩色電視系統(tǒng)中，通常采用三管彩色攝影機(jī)或彩色 CCD 攝影機(jī)進(jìn)行取像，然后把取得的彩色圖像信號經(jīng)分色、分別放大校正后得到 RGB，再經(jīng)過矩陣變換電路得到亮度信號 Y 和兩個色差信號 R－ Y（即 U）、 B－ Y（即 V），最后發(fā)送端將亮度和色差三個信號分別進(jìn)行編碼，用同一信道發(fā)送出去。這種色彩的表示方法就是所謂的 YUV 色彩空間表示。采用 YUV 色彩空間的重要性是它的亮度信號 Y 和色度信號 U、 V 是分離的。 RGB 與 YUV 色 彩空間轉(zhuǎn)換公式如下所示： 0. 29 9 0. 58 7 0. 11 40. 16 87 0. 31 31 0. 5 12 80. 5 0. 41 87 0. 08 13 12 8Y R G BU R G BV R G B? ? ? ? ? ?? ? ? ? ? ? ? ?? ? ? ? ? ? ? 在處理圖像數(shù)據(jù)部分，本設(shè)計(jì)通過亮度 Y 比較，簡單實(shí)現(xiàn)了一個運(yùn)動檢測的功能，具體如下，當(dāng)系統(tǒng)初始化時，攝像頭前沒有人經(jīng)過，此時該系統(tǒng)讀取一幀 RGB 數(shù)據(jù)，經(jīng)過上述色彩空間轉(zhuǎn)換得到亮度 Y1 值，將此值作為之后誤差比較的基準(zhǔn)值。 在之后的過程中，每當(dāng) SRAM 中存儲完一場圖像后，便由 MCU 讀取出，經(jīng)過色彩空間轉(zhuǎn)換得到此時的亮度 Y，然后計(jì)算其與基準(zhǔn)值的誤差。當(dāng)誤差大于所給定的范圍時，則判定為檢測到狀態(tài)，將此場圖像以 BMP圖片格式存儲在 SD 卡。 BMP 圖片存儲 BMP(全稱 Bitmap)是 Window 操作系統(tǒng)中的標(biāo)準(zhǔn)圖像文件格式，可以分成兩類：設(shè)備相關(guān)位圖（ DDB)和設(shè)備無關(guān)位圖（ DIB），使用非常廣。它采用位映射存儲格式，除了 圖像深度 可選以外，不采用其他任何壓縮，因此， BMP 文件所占用的空間很大。 BMP 文件的圖像深度可選 lbit、 4bit、 8bit 及 24bit。 BMP 文件存儲數(shù)據(jù)時，圖像的掃描方式是按從左到右、從下到上的順序。 由于 BMP 文件格式是Windows 環(huán)境中交換與圖有關(guān)的數(shù)據(jù)的一種標(biāo)準(zhǔn)，因此在 Windows河南理工大學(xué)畢業(yè)設(shè)計(jì)（論文）說明書 33 環(huán)境中運(yùn)行的圖形圖像 軟件 都支持 BMP 圖像格式 。 組成典型的 BMP 圖像文件由四部分組成： (1)：位圖頭文件數(shù)據(jù)結(jié)構(gòu)，它包含 BMP 圖像文件的類型、顯示內(nèi)容等信息； (2)： 位圖 信息數(shù)據(jù)結(jié)構(gòu)，它包含有 BMP 圖像的寬、高、壓縮方法，以及定義顏色等信息； (3)： 調(diào)色板 ，這個部分是可選的，有些位圖需要調(diào)色板，有些位圖，比如真彩色圖（ 24 位的 BMP）就不需要調(diào)色板； (4)：位圖數(shù)據(jù)，這部分的內(nèi)容根據(jù) BMP 位圖使用的位數(shù)不同而不同，在 24 位圖中直接使用 RGB，而其他的小于 24 位的使用調(diào)色板中顏色索引值。 在上一部分檢測到運(yùn)動狀態(tài)時，該場 圖像就需要存儲在 SD 卡。SRAM 中的圖像數(shù)據(jù)為 TFT 屏能直接顯示 RGB565 的數(shù)據(jù) ，要存在SD 中，就需要將其他轉(zhuǎn)換為 BMP 數(shù)據(jù)格式。 按上述，首先要寫入 24 位的 BMP 結(jié)構(gòu) （ 文件頭，信息頭，位圖數(shù)據(jù) ）中的前兩部分，即文件頭和信息頭。然后將我們的 RGB565 進(jìn)行轉(zhuǎn)換，得到位圖數(shù)據(jù)，緊跟著文件頭和信息頭，存儲在一整個數(shù)組中。此時該數(shù)組存儲的數(shù)據(jù)即為一副完整的 BMP 圖片。然后將其寫入到 SD 卡中。其代碼如附錄中所示。河南理工大學(xué)畢業(yè)設(shè)計(jì)（論文）說明書 34 5 總結(jié)與展望 由以上可知，本系統(tǒng)已實(shí)現(xiàn)對 OV7670 視頻數(shù)據(jù)的采集、 TFT 實(shí)時顯示及基本的圖像處理 。在完成本系統(tǒng)設(shè)計(jì)的過程，本人獲益非淺，積累了許多寶貴的經(jīng)驗(yàn)。主要是 FPGA 與 NIOS II 的設(shè)計(jì)經(jīng)驗(yàn)。通過對 FPGA 相關(guān)知識以及 VHDL 硬件描述語言的系統(tǒng)學(xué)習(xí)，掌握了 FPGA 開發(fā)及仿真軟件的使用，進(jìn)一步理解和掌握了 FPGA 設(shè)計(jì)技巧，完成了本系統(tǒng)模塊的設(shè)計(jì)及系統(tǒng)的整合，以及在 NIOS II 軟件方面的學(xué)習(xí)，對以后進(jìn)一步做圖像處理工作打下了堅(jiān)實(shí)的基礎(chǔ)。 雖然本系統(tǒng)目前已經(jīng)取得了一定的成果，但是由于本人能力及時間的限制，尚未完成整個系統(tǒng)的設(shè)計(jì)，如濾波器的設(shè)計(jì)，圖像處理過于簡單等問題。 目前所完成的工作只是構(gòu)造了一 個視頻信號采集數(shù)字平臺。它可以作為在線圖像數(shù)據(jù)傳輸、嵌入式機(jī)器人、視頻圖像處理等多個系統(tǒng)的一個前端子系統(tǒng)，下一步的工作主要是在 FPGA 內(nèi)部設(shè)計(jì) DSP 模塊對圖像數(shù)據(jù)進(jìn)行濾波等處理，在 NIOS II 中編寫相應(yīng)的圖像處理程序，使圖像處理的整個系統(tǒng)都包含在一片 FPGA 內(nèi)部。 河南理工大學(xué)畢業(yè)設(shè)計(jì)（論文）說明書 35 參考文獻(xiàn) [1]劉傳銘 .基于 CCD 的嵌入式視頻采集系統(tǒng)設(shè)計(jì) [D].湖北 :武漢理工大學(xué) ,2021 [2]李振華 .基于 CMOS 的視頻采集及邊緣檢測系統(tǒng)的形容 [D].湖北 :武漢理工大學(xué) ,2021 [3]同偉鋒 .基于 DSP+FPGA 的嵌入式視頻采集系統(tǒng)設(shè)計(jì) [D].陜西 .西安電子科技大學(xué) ,2021 [4]鄭 容 .基于 FPGA 的圖像采集與預(yù)處理系統(tǒng)設(shè)計(jì) [D].湖北 :武漢理工大學(xué) ,2021 [5]王嘯林 ,李玉惠 .基于 FPGA 的圖像處理系統(tǒng)研究 [J].儀器儀表用戶 .2021.(6):1011 [6]王雪松 .基于 FPGA 的智能視頻信號處理技術(shù)研究 [D].吉林 :長春理工大學(xué) ,2021 [7]周志權(quán) ,劉瑾 .基于 FPGA 的實(shí)時圖像預(yù)處理系統(tǒng)的設(shè)計(jì) [J].華北航天工業(yè)學(xué)院學(xué)報(bào) .（ 13） :2022 [8]姜勇 .基于 FPGA 的 實(shí)時圖 像處理系統(tǒng)的 研究 [D].吉林 :長春理工大學(xué) ,2021 [9]尹業(yè)宏 ,王濤 ,陳穎 .基于 FPGA 的圖像預(yù)處理濾波算法 .光學(xué)與光電技術(shù) ,2021,2(5):6163 [10]沈華 ,王俞心 .基于 FPGA的 I2C總線主控器的設(shè)計(jì)與實(shí)現(xiàn) [J].航空計(jì)算技術(shù) ,2021,37(6):109111 [11]和妍 .基于 FPGA 的圖像采集處理系統(tǒng)研究 [D].河南理工大學(xué) , 2021 . [12]蔡軍輝 .基于 FPGA 的視頻信號數(shù)字化采集與顯示系統(tǒng) [D].南京航空航天大學(xué) , 2021 . [13]龔濤 .基于 FPGA 的圖像采集處理 系統(tǒng) [D].華中科技大學(xué) , 2021 . [14]陳麗 .基于 NIOSⅡ 的視頻圖像處理系統(tǒng)設(shè)計(jì) [D].北京交通大學(xué) , 2021 .河南理工大學(xué)畢業(yè)設(shè)計(jì)（論文）說明書 36 附錄 1 OV7670 采集 VHDL 實(shí)現(xiàn) LIBRARY IEEE。 USE 。 USE 。 USE 。 ENTITY CCD_TOP IS PORT( OSC_24MHZ:IN STD_LOGIC。 RESET:IN STD_LOGIC。 CLK:IN STD_LOGIC。 OV7670 OV7670_RESET:OUT STD_LOGIC。 OV7670_XCLK: OUT STD_LOGIC。 OV7670_PCLK: IN STD_LOGIC。 OV7670_DATA: IN STD_LOGIC_VECTOR(7 DOWNTO 0)。 IVSYNC: IN STD_LOGIC。 ILVAL: IN STD_LOGIC。 TFT LCD_CS: OUT STD_LOGIC。 LCD_WR: OUT STD_LOGIC。 LCD_RS: OUT STD_LOGIC。 LCD_RESET: OUT STD_LOGIC。 LCD_RD: OUT STD_LOGIC。 LCD_DATA16: OUT STD_LOGIC_VECTOR(15 河南理工大學(xué)畢業(yè)設(shè)計(jì)（論文）說明書 37 DOWNTO 0)。 ODVAL: OUT STD_LOGIC。 LCD_DATA_VALID: OUT STD_LOGIC )。 END CCD_TOP。 ARCHITECTURE BEHAV OF CCD_TOP IS SIGNAL REG_LCD_WR:STD_LOGIC。 SIGNAL OV7670_DATA_16BIT:STD_LOGIC_VECTOR(15 DOWNTO 0)。 SIGNAL PRE_FVAL,MCCD_FVAL,MCCD_LVAL:STD_LOGIC。 SIGNAL X_CONT,Y_CONT:STD_LOGIC_VECTOR(10 DOWNTO 0)。 SIGNAL IOV7670_DATA_8BIT:STD_LOGIC_VECTOR(7 DOWNTO 0)。 SIGNAL TEMP_COUNT:STD_LOGIC_VECTOR(1 DOWNTO 0):=00。 SIGNAL STATE1:STD_LOGIC。 SIGNAL PRE_IOV7670_DATA_8BIT:STD_LOGIC_VECTOR(7 DOWNTO 0)。 SIGNAL TEMP1,TEMP2:STD_LOGIC。 SIGNAL WRITE_STATE:STD_LOGIC。 SIGNAL TFT_OUT_EN:STD_LOGIC。 SIGNAL FRAME_CONT:STD_LOGIC_VECTOR(2 DOWNTO 0)。 河南理工大學(xué)畢業(yè)設(shè)計(jì)（論文）說明書 38 BEGIN LCD_WR=REG_LCD_WR。 LCD_RS=39。139。 LCD_RD=39。139。 LCD_CS=39。039。 LCD_RESET=39。139。 LCD_DATA16=OV7670_DATA_16BIT。 IOV7670_DATA_8BIT=OV7670_DATA。 ODVAL=NOT IVSYNC。 PROCESS(OV7670_PCLK,RESET) BEGIN IF RESET=39。039。 THEN PRE_FVAL=39。039。 MCCD_FVAL=39。039。 MCCD_LVAL=39。039。 X_CONT=00000000000。 Y_CONT=00000000000。 ELSIF OV7670_PCLK39。EVENT AND OV7670_PCLK=39。139。 THEN PRE_FVAL=IVSYNC。 IF PRE_FVAL=39。139。 AND IVSYNC=39。039。 THEN MCCD_FVAL=39。139。 ELSIF PRE_FVAL=39。039。 AND IVSYNC=39。139。 THEN MCCD_FVAL=39。039。 END IF。 河南理工大學(xué)畢業(yè)設(shè)計(jì)（論文）說明書 39 M