【導(dǎo)讀】通信系統(tǒng)總體設(shè)計(jì)方案。采用DSP和以太網(wǎng)接口電路(IntelLXT. 971)設(shè)計(jì)了網(wǎng)絡(luò)電話終端的硬件電路。采用TCP/IP協(xié)議對語音包進(jìn)行封裝打包從。而達(dá)到網(wǎng)絡(luò)通信的目的，實(shí)現(xiàn)了語音信號的計(jì)算機(jī)網(wǎng)絡(luò)傳輸。適用于企、事業(yè)單。位的電話通信,能夠節(jié)省安裝電話的設(shè)備費(fèi)、維修費(fèi)和電話費(fèi)。路三個過程，其中電路建立和釋放需要信令的支持。論用戶是否處于講話狀態(tài)，分配的電路始終被占用。據(jù)統(tǒng)計(jì)，在正常的通話情況。下，大約只有40%的時間為有聲期，其余時間電路均為空占。其傳輸單元為整個報(bào)。難，因此應(yīng)用范圍極其有限。換的數(shù)據(jù)通信成為最重要的通信方式。則會造成資源嚴(yán)重浪費(fèi)，若按平均速率分配帶寬，則會造成大量數(shù)據(jù)丟失;其次，根據(jù)分組頭部中的地址信息選擇適當(dāng)?shù)逆溌穼⑵渌椭料乱还?jié)點(diǎn)。是分組交換和電話交換的最大不同之處。但由于當(dāng)時分組網(wǎng)絡(luò)遠(yuǎn)未普及，缺乏市場推動力，因此基本。上停留在理論研究和實(shí)驗(yàn)室研制階段。速度慢，低比特率話音編碼技術(shù)還很差，編碼質(zhì)量也不好。

　　

【正文】 保存于緩沖區(qū) 調(diào)用解碼函數(shù)生成聲音數(shù)據(jù) 聲音數(shù)據(jù)傳輸?shù)?McBSP 通道 0 AD 采樣數(shù)據(jù)輸入 DA 采樣數(shù)據(jù)輸出 31 圖 語音編解碼算法流程 DSP 語音處理模塊 DSP 核是 DSK 處理系統(tǒng)的核心，它的處理能力直接決定了處理系統(tǒng)的處理能力。考慮系統(tǒng)的實(shí)時處理要求，處理的語音幀是每 10ms， 80 樣點(diǎn)，這樣整個處理算法的時延不能超過 15ms，應(yīng)選擇較高的工作頻率 DSP 芯片，同時綜合考慮市場上 DSP的供貨情況和實(shí)際條件等情況，選擇 TMS320DM642芯片作為主處理器，它在全速 100MHz 工作條件下，最大峰值計(jì)算能力為 100MIPS，足以滿足應(yīng)用需求。 數(shù)字多媒體處理器 DM642 屬 TI 公司 C6000 系列，基于 C64x 內(nèi)核，采用擴(kuò)展的高級甚長指令字 (VelociTI)體系結(jié)構(gòu)，具有 64 個 32位通用寄存器， 8個獨(dú)立計(jì)算功能單元 ((2 個乘法器， 6個算術(shù)邏輯單元 )可以并行運(yùn)行，因此可同時執(zhí)行多條指令。它可在 600MHz 時鐘速率下工作，每個指令周期可并行 8 條 32 位指令，達(dá)到 4800MIPS 的峰值計(jì)算速度。 DM642 采用兩級緩存結(jié)構(gòu)，一級緩存由容量均為 16KB 的程序高速緩存 (LIP)和數(shù)據(jù)高速緩存 LID 組成，直接與 CPU 相連，均可工作在 CPU 全速訪問狀態(tài)。二級緩存容量為 256KB，是一個統(tǒng)一的程 序 /數(shù)據(jù)空間，可整體作為 SRAM 映射到存儲空間，也可整體作為第二級緩存，或是二者按比例的一種組合來使用。 DM642 內(nèi)集成了具有 64 路獨(dú)立通道的 EDMA 控制器，負(fù)責(zé) L2 與其他外設(shè)之間的數(shù)據(jù)傳輸。 EDMA 能實(shí)現(xiàn)事件的循環(huán)觸發(fā)，自動連續(xù)地進(jìn)行數(shù)據(jù)傳輸，在音視頻輸入輸出過程中實(shí)現(xiàn)批量數(shù)據(jù)連續(xù)輸入輸出。容量較大的兩級緩存和 EDMA通道是 DM642 高性能的體現(xiàn)之一，合理使用和管理，將能大幅度提高程序的運(yùn)行性能。 DM642 具有豐富的外圍設(shè)備接口 : 1)可配置的視頻端口 (video port) 32 DM642 具有三 個視頻端口，每個又可分為 A, B 兩個通道，提供與一般視頻編解碼設(shè)備連接的界面。最多可支持 6路視頻輸入， 3 路視頻輸出。 2)以太網(wǎng)媒體接入控制器 (EMAC) 符合 IEEE 規(guī)范，支持 1OMbps/1 OOMbps 的半雙工或全雙工模式，具有獨(dú)立媒體接口 (MII)，可直接與 PHY 器件連接。 3)外部內(nèi)存接口 (EMIF) 64 位寬，能夠支持 64bit, 32bit, 16bit, 8bit 的外部器件，可實(shí)現(xiàn)與絕大多數(shù)的同步或異步存儲器如 SDRAM, FLASH, FIFO 等的無縫連接。 此外，還集 成有多通道音頻串行接口 (McASP)、多通道緩存串口 (McBSP),IIC總線模塊、通用 GPIO 口以及 HPI, PCI 等接口?？梢?， DM642 特別適用于開發(fā)基于以太網(wǎng)的網(wǎng)絡(luò)多媒體通信設(shè)備。 以太網(wǎng)模塊 微處理器如何控制以太網(wǎng)網(wǎng)卡實(shí)現(xiàn)傳輸數(shù)據(jù) ,如何加載 TCP/IP 協(xié)議并連接到互聯(lián)網(wǎng) ,這些都是令人感興趣的 。 可以說以太網(wǎng)和 TCP/IP 協(xié)議已經(jīng)成為使用最廣泛的協(xié)議 ,而其它總線協(xié)議如 RS485,RS232,LANWORKS,都只是一些局部系統(tǒng)的 33 總線 。 圍繞以太網(wǎng)而制造的集線器 ,交換機(jī)己進(jìn)入 大小公司 ,企業(yè) ,家庭 。 在接下來的章節(jié)中將介紹以太網(wǎng)協(xié)議 ,網(wǎng)卡驅(qū)動 。 以太網(wǎng)協(xié)議 (10Mbps 的以太網(wǎng) )是 ,但這里本論文主要介紹以太網(wǎng)的封裝格式 。 以太網(wǎng)的物理傳輸?shù)?(僅介紹封裝格式 ) PR SD DA SA TYPE DATA PAD FCS 56位 8位 48位 48位 16位 1500字節(jié)以內(nèi) 可選 32位 PR:同步位 ,用于收發(fā)雙方的時鐘同步 ,同時也指明了傳輸?shù)乃俾?(10M 和 100M 的時鐘頻率不一樣 ,所以 100M 網(wǎng)卡可以 兼容 10M 網(wǎng)卡 ),是 56 位的二進(jìn)制數(shù)101010101010..。 SD:分隔位 ,表示下面跟著的是真正的數(shù)據(jù) ,而不是同步時鐘 ,為 8位的 10101011,跟同步位不同的是最后 2位是 11 而不是 10. DA:目的地址 。 以太網(wǎng)的地址為 48位 ((6 個字節(jié) )二進(jìn)制地址 ,表明該幀傳輸給那個網(wǎng)卡如果為 FFFFFFFFFFFF,則是廣播地址 ,廣播地址的數(shù)據(jù)可以被任網(wǎng)卡接收到 。 SA:源地址 ,48 位 ,表明該幀數(shù)據(jù)是哪個網(wǎng)卡發(fā)的 ,是發(fā)送端的網(wǎng)卡地址 ,6 個字節(jié) 。 TYPE:類型字段 。 表明該幀的數(shù)據(jù)是什么類型的數(shù)據(jù) ,不同的協(xié) 議的類型字段不同例如 :OSOOH 表示數(shù)據(jù)為 IP 包 ,OSO6H 表示數(shù)據(jù)為 ARP 包 ,814CH 是 SNMP 包 ,8137H為 IPXISPX 包 ,(小于 0600H 的值是用于 IEEE802 的 ,表示數(shù)據(jù)包的長度 。 ) 34 DATA:數(shù)據(jù)段 。 該段數(shù)據(jù)不能超過 1500 字節(jié) 因?yàn)橐蕴W(wǎng)規(guī)定整個傳輸包的最大長度不能超過 1514 字節(jié) 。 (14 字節(jié)為 DA,SA,TYPE) PAD:填充位 。 由于以太網(wǎng)幀傳輸?shù)臄?shù)據(jù)包最小不能小于 60 字節(jié) ,除去 (DA， SA，TYPE14 字節(jié) ),還必須傳輸 46 字節(jié)的數(shù)據(jù) ,當(dāng)數(shù)據(jù)段的數(shù)據(jù)不足 46 字節(jié)時 ,后 而補(bǔ) 000000.. FCS:32 位數(shù)據(jù)校驗(yàn)位 。 為 32 位的 CRC 校驗(yàn) ,該校驗(yàn)由網(wǎng)卡自動計(jì)算 ,自動生成 ,自動校驗(yàn) ,自動在數(shù)據(jù)段后面填入 。 對于數(shù)據(jù)的校驗(yàn)算法 ,我們無需了解 。 事實(shí)上 ,RP,DS,PAD,FCS 這幾個數(shù)據(jù)段我們不用理它 ,它是由網(wǎng)卡自動產(chǎn)生的 ,我們要關(guān)注的是 DA,AS,TYPE,DATA 四個段的內(nèi)容 所有數(shù)據(jù)位的傳輸由低位開始 (但傳輸?shù)奈涣魇怯寐鼜厮固鼐幋a的 )。 以太網(wǎng)的沖突退避算法就不介紹了 。它是由硬件自動執(zhí)行的 。 DA+SA+TYPE+DATA+PAD 最小為 60 字節(jié) ,最大為 1514 字節(jié) 。 以 太網(wǎng)卡可以接收三種地址的數(shù)據(jù) ,一個是廣播地位 ,一個是多播地址 (我用不上 ),一個是它自已的地址 。 但網(wǎng)卡也可以設(shè)置為接收任何數(shù)據(jù)包 (用于網(wǎng)絡(luò)分析和監(jiān)控 )。 任何兩個網(wǎng)卡的物理地址都是不一樣的 ,是世界上唯一的 ,網(wǎng)卡地址由專門機(jī)構(gòu)分配 。 不同廠家使用不同地址段 ,同一廠家的任何兩個網(wǎng)卡的地址也是唯一的 。 根據(jù)網(wǎng)卡的地址段 (網(wǎng)卡地址的前三個字節(jié) ),可以知道網(wǎng)卡的生產(chǎn)廠家 。 有些網(wǎng)卡的地址也可以由用戶去設(shè)定 ,但一 般不需要 。 Intel LXT971 PHY 簡介 以太網(wǎng)控制器為 Intel 公司 LXT971。 LXT971是單端口 10/100M 雙速快速以太控制器，它兼容 ；支持 10Base 10Base 10BaseT, 100BASEX，100BASETX， 100BASEFX，并能自動檢測所連接的介質(zhì)。 LXT971 和 RJ45 接口設(shè)計(jì)的重點(diǎn)是實(shí)現(xiàn)良好的電磁隔離特性。電磁隔離器件采用 YL182050S。 35 DM642片內(nèi)以太網(wǎng)接口模塊 EMAC模塊是 DSP處理器內(nèi)核與片外的網(wǎng)絡(luò)物理層數(shù)據(jù)傳輸?shù)慕涌?, 負(fù)責(zé)以太網(wǎng)數(shù)據(jù)的接收和發(fā)送。它實(shí)現(xiàn)了 IEEE 標(biāo)準(zhǔn)的以太網(wǎng) MAC 層協(xié)議功能將從上層協(xié)議棧傳遞來的數(shù)據(jù)打包成符合 標(biāo)準(zhǔn)的以太網(wǎng)數(shù)據(jù)包 , 并從收到的以太網(wǎng)數(shù)據(jù)包中剝離出載荷數(shù)據(jù) , 提供給上層協(xié)議棧進(jìn)行分析和處理。 此外 , EMAC 模塊提供了 MII（ 介質(zhì)無關(guān)接口 ） , 能夠與符合 標(biāo)準(zhǔn)的片外 PHY 芯片無縫連接。 MDIO模塊負(fù)責(zé)管理與 EMAC相連的所有 PHY芯片 , 包括對 PHY芯片進(jìn)行枚舉、配置和器件狀態(tài)監(jiān)測等。 在 DM642 芯片中 , EMAC/MDIO 模塊的配置、運(yùn)行等操作都是通過控制其內(nèi)部寄存器組來實(shí)現(xiàn)的。此外 , EMAC 模塊內(nèi)部有兩塊 4K 大小的緩 沖區(qū) , 分別用來存放待發(fā)送或接收以太網(wǎng)數(shù)據(jù)包的描述信息 , 如數(shù)據(jù)包的長度 , 存放位置等。這些寄存器和緩存區(qū)經(jīng)由片內(nèi)的外設(shè)總線映射到 DSP 系統(tǒng)存儲區(qū)的固定地址空間里。因此 , 借助于這些數(shù)據(jù)包描述信 息和片內(nèi)片外直接存儲器存取 DMA（ Direct Memory Access）控制器。 EMAC/MDIO 可以在不中斷 CPU 工作的情況下直接訪問存儲區(qū)的數(shù)據(jù)，相對獨(dú)立工作。 通信接口的硬件電路 基于 DM642 片內(nèi) EMAC/MDIO 模塊，片外 Intel LXT971 PHY 芯片及其外圍電路的接口設(shè)計(jì)， 可以快速實(shí)現(xiàn) OSI模型中數(shù)據(jù)鏈路層和物理層的功能。 Intel LXT971 PHY 芯片是快速以太網(wǎng)物理層自適應(yīng)收發(fā)器，支持 標(biāo)準(zhǔn)，提供 MII 接口，能夠與 DM642 中的 EMAC/MDIO 模塊無縫連接。支持 10/100Mb/s 全雙工數(shù)據(jù)傳輸。接口電路如圖 所示 。 36 圖 DM642 片內(nèi) EMAC/MDIO 與 LXT 硬件連接圖 主要接口信號包括時鐘、控制和監(jiān)測信號與數(shù)據(jù)總線 ,分別描述如下 ： 時鐘信號 ： MTCLK：發(fā)送時鐘。由片外 PHY 提 供，在 10Mb/s 時為 ；在 100Mb/s 時為25MHz。 MRCLK：接收時鐘。由片外 PHY 提供，在 10Mb/s 時為 ；在 100Mb/s 時為25MHz。 MDCLK：管理數(shù)據(jù)始終。該時鐘信號由 DSP 片上的 MDIO 模塊來實(shí)現(xiàn)的。該時鐘的頻率是由 MDIO 控制寄存器中的 CLKDIV 位控制的。 控制和監(jiān)測信號： MTXEN：發(fā)送使能信號。 MCOL：網(wǎng)絡(luò)沖突監(jiān)測信號。當(dāng)網(wǎng)絡(luò)出現(xiàn)數(shù)據(jù)發(fā)送沖突時，該信號線會置位報(bào)警。 MCRS：載波感應(yīng)信號。當(dāng)網(wǎng)絡(luò)出于忙的狀態(tài)時，該信號線由 PHY 置位告知 EMAC。 DSP MIDIO TX_CLK TXD(03) TX_EN COL CRS RXCLK RXD(03) BXDV RX_ER LXT971A RJ45 MTCLK MTXD(03) MTXEN MCOL MCRS MTCLK MRXD(03) MRXDV MRXER EMAC MDCLK MDIO 37 MRXDV：接收數(shù)據(jù)使能。 MRXER：接收錯誤。當(dāng)在接收的幀中發(fā)現(xiàn)錯誤，該信號線被置位，并持續(xù)一個或幾個 MRCLK 的時鐘周期，該信號只在數(shù)據(jù)傳送期間 MRXDV 有效時才有意義。 數(shù)據(jù)總線： MTXD(03):發(fā)送數(shù)據(jù)總線。只在使能信號 MTXEN 有效時，數(shù)據(jù)總線上的數(shù)據(jù)才有效。 MRXD(03):接收數(shù)據(jù)總線。 MDIO：管理數(shù)據(jù) I/O。以向 PHY 寫入或讀出數(shù)據(jù)幀的形式對 PHY 進(jìn)行配置。符合 協(xié)議標(biāo)準(zhǔn)。該數(shù)據(jù)幀由一個幀頭，讀寫指示， PHY 地址，寄存器地址，數(shù)據(jù)等幾部分組成。 6 軟件部分 IP 電話軟件的具體實(shí)現(xiàn) 本電話軟件主要包括兩大部分 ,在計(jì)算機(jī)運(yùn)行的主控制程序 ,其主流程如圖 所示。另一部分是在 DSP 上運(yùn)行的語音處理程序 ,從屬于實(shí)時通話部分 ,它包括兩個線程 :一是語音采集、壓縮編碼、發(fā)送到計(jì)算機(jī) 。另一個是從主算機(jī)接收到語音數(shù)據(jù)、解碼解壓、播放語音 。 38 開始 啟動服務(wù)器端 接受對方終端呼叫 撥打?qū)Ψ浇K端地址 與對方終端建立呼叫 建立 TCP 控制信道 交互控制信息 初始化語音設(shè)備，建立 UDP 傳輸通道 分配內(nèi)存緩沖區(qū) 實(shí)時通話過程 通話結(jié)束，拆除通信鏈路 解放占用資源 等待下個通話 結(jié)束 是 否 39 圖 主控制程序流程圖 40 結(jié) 束 語