【導(dǎo)讀】本文介紹基于FPGA的交通燈控制電路設(shè)計，利用基于VHDL的EDA設(shè)。計工具，采用大規(guī)?？删幊踢壿嬈骷﨔PGA，通過設(shè)計芯片來實現(xiàn)系統(tǒng)功能。交通燈控制系統(tǒng)可以實現(xiàn)路口紅綠燈的自動控制?？啃愿?，而且體積小的特點。本設(shè)計采用Altera公司Cyclone系列的。的設(shè)計方法對系統(tǒng)進行了模塊化設(shè)計和綜合，并進行了仿真。

　　

【正文】 ，如下圖 所示： 西北東南 圖 交通路線示意圖 從圖 中我們可以看出，當東西的紅燈亮?xí)r，此時南北左轉(zhuǎn)向燈亮起，向左的車輛通行 15s 的時間，過后左轉(zhuǎn)向燈變紅。然后南北直線行駛的綠燈亮起，而且此時的行人開始穿行過馬路，當時間要到之時黃燈開始閃爍 5s，從而完成路口的車輛控制。同理當南北方向紅燈時，其東西方向的車輛控制跟南北方向的車輛控制情形一樣。 20 三、工程設(shè)計流程框圖： 圖 工程設(shè)計流程框圖 第三節(jié) 各個模塊的設(shè)計與仿真 一、 模塊設(shè)計 該模塊可將頻率為 1KHZ 的脈沖波，經(jīng)過分頻變?yōu)轭l率為 1HZ 的脈沖波，這樣我們就得到了周期為 1s 的脈沖波。利用一下程序我們可以實現(xiàn)這個功能： if clk 1khz’event and clk1khz=39。139。 then if q=512 then r:=not r。 q:=0。 else q:=q+1。 end if。 根據(jù)該程序，我們可以通過仿真可以得到時序波形，分頻器程序仿真結(jié)果如圖 所示： 新建工程 新建原理圖文件或 VHDL 文件 輸入程序或編輯原理圖 編譯，若有錯，修改程序，直至無錯 建立波形文件，導(dǎo)入管腳 編譯波形文件，查看仿真結(jié)果，保存 21 圖 分頻器程序仿真結(jié)果圖 我們可以看出在分頻器程序仿真結(jié)果圖中， clk1khz 為輸入脈沖信號，頻率為 1khz； clk1hz 為輸出脈沖信號，頻率為 1hz。從圖中，我們可以看出 clk1hz的周期為 1s。這表明程序的確把 1khz 的信號分頻成 1hz 的信號。 二、 control 模塊設(shè)計 control 模塊可根據(jù) clk 的脈沖信號輸出 S 的值，下層模塊根據(jù) S 的值來決定紅綠燈的狀態(tài) [13]。同時對倒計時的信號賦初值。利用以下程序進行各個燈的狀態(tài)控制： if clk39。event and clk=39。139。 then loadat=39。039。loadbt=39。039。 if t=0 then s=000。 at=80。 loadat=39。139。 elsif t=15 then s=001。 bt=45。 loadbt=39。139。 elsif t=60 then s=010。 elsif t=65 then s=011。 bt=80。 loadbt=39。139。 elsif t=80 then s=100。 at=45。 loadat=39。139。 elsif t=125 then s=101。 end if。 t=t+1。 end if。 if t=130 then t=0。 end if。 control 模塊程序仿真結(jié)果如圖 所示 : 圖 control 模塊程序仿真結(jié)果圖 在 control 模塊程序仿真結(jié)果圖中，只有一個輸入信號 clk，它是一個頻率為 22 1hz 的時鐘脈沖信號，輸出信號有 3 個分別是 s、 at、 bt。程序中，通過變量 t 的值來確定輸出信號 s 的值，并由此確定將要賦得倒計時的初值，然后賦給 at， bt。在每次給 at， bt 賦值時，都會使另一個輸出信號 loadat， loadbt 變成高電平，從而可以觸發(fā)下一模塊的裝載。 三、 atdaojishi 和 btdaojishi 模塊設(shè)計 該模塊 用來接收 control 模塊的輸出作為初值，并進行減一操作，最后把減一得結(jié)果輸出。程序里每檢測到一個脈沖 clk，就進行一次減一操作 atdaojishi 模塊程序仿真結(jié)果如圖 所示： 圖 atdaojishi 模塊程序仿真結(jié)果圖 在 atdaojishi 模塊程序仿真結(jié)果圖中， clk 為 1hz 的輸入信號， loadat 為 at 計數(shù)器的裝載信號，當 loadat 為高電平時，將輸入信號 atin 的值裝載到計數(shù)器中，開始執(zhí)行減一操作，每接受一次 clk，執(zhí)行一次，并將結(jié)果輸出。 btdaojishi 模塊程序仿真 結(jié)果如圖 所示： 圖 btdaojishi 模塊仿真程序仿真結(jié)果圖 在模塊設(shè)計中的程序 if loadbt=39。139。 then countbt=btin。 else countbt=countbt1。 實現(xiàn)了倒計時的進行。 在 btdaojishi 模塊程序仿真結(jié)果圖中， clk 為 1hz 的輸入信號， loadbt 為 bt 23 計數(shù)器的裝載信號，當 loadbt 為高電平時，將輸入信號 btin 的值裝載到計數(shù)器中，開始執(zhí)行減一操作，每接受一次 clk，執(zhí)行一次，并將結(jié)果輸出。 四、 Main 模塊設(shè)計 library ieee。 end a。 main： use 。 use 。 entity main is port ( s:in std_logic_vector(2 downto 0)。 lrgy:out std_logic_vector(7 downto 0))。 end main。 architecture a of main is begin process(s) variable b:std_logic_vector(7 downto 0)。 begin case s is when 000 = b:=01001100。 when 001 = b:=01000010。 when 010 = b:=01000001。 when 011 = b:=11000100。 when 100 = b:=00100100。 when 101 = b:=00010100。 when others = b:=00000000。 end case。 lrgy=b。 end process。 24 模塊程序仿真圖如 所示： 圖 main 模塊程序仿真結(jié)果圖 Main 模塊可根據(jù)輸入的 S 信號，輸出對應(yīng)的紅綠燈信號。直接改變并驅(qū)動紅綠燈的亮和滅。 在 main 模塊程序仿真結(jié)果圖中， S 為輸入信號，用來表明整個紅綠燈的狀態(tài)（一共 6 個狀態(tài)： S0~S5） 。 lrgy 為輸出信號，代表整個紅綠燈的亮和滅的情況，燈的排序從高位到低位排列，方向上是先東西方向，后南北方向。也就是說，序列為：東西方向左轉(zhuǎn)燈、紅燈、綠燈、黃燈，然后南北方向左轉(zhuǎn)燈、紅燈、綠燈、黃燈。從圖中我們可以看出 S 的狀態(tài)從“ 000”到“ 101” ，共六個狀態(tài)，每一個狀態(tài)都對應(yīng)相應(yīng)的紅綠燈亮滅的狀態(tài)，仿真結(jié)果完全正確，符合預(yù)期。 五、譯碼模塊設(shè)計 譯碼程序?qū)⑤斎氲挠脕盹@示的兩位倒計時數(shù)值，分解成四個整形的數(shù)值，以供后面的譯碼顯示模塊繼續(xù)譯碼顯示 [14]。 譯碼程序仿真結(jié)果如圖 所示： 圖 譯碼程序仿真結(jié)果圖 在譯碼程序仿真結(jié)果圖中， at， bt為輸入信號， at， bt的范圍為 0~80。這包含了所有倒計時的范圍； aout1， aout2， bout1， bout2 為輸出信號，值的范圍為0~9，涵蓋了數(shù)碼管顯示數(shù)字的范圍。圖中 at， bt 的值不斷變化，而 aout1， aout2都能將 at 的值分解成個位和十位，其中 aout1 代表十位， aout2 代表個位； bout1，bout2 都能將 bt的值分解成個位和十位，其中 bout1 代表十位， bout2 代表個位。仿真結(jié)果完全正確，符合預(yù)期。 25 六、譯碼顯示模塊設(shè)計 譯碼顯示模塊將上一個模塊輸出四個一位數(shù)譯碼成相對應(yīng)的七位數(shù)碼管段碼，完成倒計時的譯碼和顯示。 譯碼顯示仿真結(jié)果如圖 所示： 圖 譯碼顯示模塊仿真結(jié)果圖 在譯碼顯 示模塊仿真結(jié)果圖中， at1， at2， bt1， bt2 為輸入信號，它們的值的范圍為 0~9； aout1， aout2， bout1， bout2 為輸出信號，它們的范圍為數(shù)字 0~9對應(yīng)的七位數(shù)碼管顯示段碼的值。圖中，輸出信號的值隨著輸入信號的變化而相應(yīng)的變化。仿真完全正確，符合預(yù)期。 七、頂層文件設(shè)計 交通燈的頂層文件是一個原理圖文件，它包含 7 個元件，每一個元件均是由一個模塊程序生成。 7 個元件分別為： fenpinqi 模塊、 control 模塊、 main 模塊、atdaojishi 模塊、 btdaojishi 模塊、 yima 模塊 和 yimaxianshi 模塊。這些模塊均經(jīng)過設(shè)計、編譯、仿真，結(jié)果正確。最后生成可視化元件。然后將各個模塊用具有電氣性質(zhì)的導(dǎo)線連接起來，這樣原理圖文件就建好了。保存編譯。在建立一個 .vwf波形文件，保存并仿真 [15]。原理圖如圖 所示：仿真結(jié)果如圖 所示：實驗證明，仿真結(jié)果正確，符合預(yù)期。 圖 頂層文件設(shè)計原理圖 26 圖 頂層文件波形仿真結(jié)果圖 在頂層文件 [16]波形仿真結(jié)果圖中，有一個頻率為 1khz 輸入信號 clk1khz，它是外部的信號對整個系統(tǒng)設(shè)計的輸入端口。作為一個 脈沖，經(jīng)過分頻變成頻率為1hz 的脈沖，由于 1hz 的脈沖的周期是 1s，所以我們可以用它來控制整個系統(tǒng)的步調(diào)，而這個步調(diào)與現(xiàn)實生活中交通燈的步調(diào)是一致的。 1hz 的信號經(jīng)過 control模塊的處理，通過計數(shù)使 s 變化為不同的值， s 代表的是交通燈時序圖的狀態(tài)，一共有 6 個狀態(tài)（ s0—— s5）。同時對應(yīng)不同的 s 的狀態(tài)賦不同的初值給 at， bt。at， bt 分別是東西方向和南北方向的倒計時初值。 Control 模塊還有一個功能是提供倒計時模塊的置數(shù)的觸發(fā)脈沖。接下來， main 模塊直接接受 s 的值來輸出相應(yīng)的紅綠燈亮滅狀態(tài)。例如： lrgy 的值為 01000010，這表明交通燈的亮滅情況為：東西左轉(zhuǎn)燈滅，東西紅燈亮，東西綠燈滅，東西黃燈滅，南北左轉(zhuǎn)燈滅，南北紅燈滅，南北綠燈亮，南北黃燈滅。即一一對應(yīng)。倒計時部分分為兩個模塊： atdaojishi和 btdaojishi。兩個模塊分別倒計時東西方向和南北方向。每個倒計時模塊都有相似的端口： clk、 loadat、 atin、 atout 和 clk、 loadbt、 btin、 btout。我們只舉其中一個為例子： clk 為倒計時的時鐘脈沖，當 loadat 為高電平時，將 atin 傳遞給 atout，clk 的上升沿每 來一次， atout 減一次。此前，時間的值都是整形的，要想將倒計時實時顯示出來，就需要將兩位的整數(shù)分解成個位和十位， yima 模塊就是這樣的。將一個倒計時分解成兩個一位數(shù)，例如將 54 分解成 5 和 4。然后經(jīng)過yimaxianshi 模塊將對應(yīng)的數(shù)字譯成相應(yīng)的段碼，例如將 5 和 4 譯碼為 01101101和 01100110。在這個系統(tǒng)設(shè)計中，所有的數(shù)碼管和二極管均為共陰極顯示。 八、實現(xiàn)平臺 在這次畢業(yè)設(shè)計中，我們選用的 FPGA 開發(fā)板作為該實驗的實驗平臺，采用睿智 FPGA 的開發(fā)板，該開發(fā)板集成程度高，以低廉的價格實現(xiàn) 了更多的資源利用除此之外 精心設(shè)計分配的 IO 資源，除 SDRAM 外的所有 IO 引出，方便自行定制開發(fā)驗證！使用 3 個擴展接口插座，通用 間距 ： 帶大容量SDRAM，可做 SOPC、 NIOS 開發(fā)！使用大量去耦電容， PLL 電源采用 PI 型濾波；請參考核心板背面圖片。市面上很多核心板或開發(fā)板，為節(jié)省成本和減小復(fù) 27 雜度，省掉了很多電容，這樣的系統(tǒng)能穩(wěn)定嗎？ 同時 采用大功率 LDO 電源管理芯片 ，最大支持 3A 的 電壓輸出，而非使用 低成本小電流電源，當您的外設(shè)掛載較多或是所消耗電流較大時，大 功率電源的優(yōu)勢就顯現(xiàn)出了 。 帶自鎖按鍵電源開關(guān)、紅色電源指示燈、 IN5819 高速肖特基二極管，防止電源反接，每個擴展插座均設(shè)有 5V 及 接口，非常方便！ 我們選用的 FPGA芯片是 Altera 公司的 Cyclone（颶風）系列的芯片，型號為： EP2C5Q208C8N[12]。它是基于 的，采用 全銅 SRAM 工藝、 TQFP 封裝，有 5980 個邏輯單元， 2 個鎖相環(huán)， 20 個 M4K RAM 塊，其中每個 RAM 為 4kbit，可以另加一位奇偶校驗位。實驗平臺如圖 所示： 圖 FPGA 開發(fā)板 第四節(jié) 本章小結(jié) 本章主要講述了本課程的系統(tǒng)介紹，包括設(shè)計任務(wù)和要求，然后主要介紹了系統(tǒng)設(shè)計仿真，包括頂層框圖的設(shè)計、時序