【導(dǎo)讀】嵌入式計算技術(shù)、現(xiàn)代網(wǎng)絡(luò)及無線通信技術(shù)，具有巨大的發(fā)展?jié)摿?。?jié)點技術(shù)的提升與無線傳感器網(wǎng)絡(luò)發(fā)展有著密不可分的關(guān)系，它。直接決定整個網(wǎng)絡(luò)的性能。本文以工業(yè)環(huán)境下的溫度監(jiān)測為背景，致力于無線傳。感器網(wǎng)絡(luò)節(jié)點的開發(fā)研究。想認真細致地分析，制定了系統(tǒng)方案，經(jīng)過反復(fù)論證最終實現(xiàn)了節(jié)點設(shè)計原理圖。最后根據(jù)節(jié)點原理圖設(shè)計實現(xiàn)了節(jié)點PCB板，并完成了相關(guān)的程序設(shè)計。

　　

【正文】 用的介質(zhì)， 因此為了 降低 這種 不匹配和 不連續(xù)， 需要在總線的兩端添加終端電阻 ， 典型值 為 120Ω [30]。但是 需要注意的是， 在節(jié)電的通信模塊制造時 ， 為了保證可互換性，一般將終端電阻設(shè)計在 電路板 上供用戶選擇 連接還是 斷開 。 若總線上 有 超過兩處連接了 終端電阻， 會造成總線電阻減小， 降低了通信質(zhì)量 。 因此 ， 需要保證 只在總線終端 的節(jié)點 才將終端電阻啟用 。 抗瞬態(tài)干擾和過流能力 通信過程的實際應(yīng)用環(huán)境下有可能存在高頻瞬態(tài)干擾。 一般情況下 ， 在 大功率 負載如 感應(yīng)電動機 、 繼電器斷開 與 閉合 的 過程 或 閃電發(fā)生的瞬間 都會產(chǎn)生幅度很高的瞬態(tài)干擾， 如果 不采取 適當(dāng)?shù)姆雷o措施 就會 損壞 RS485 通信接口 [31]。 對于這種瞬態(tài)干擾可以采用隔離或 使用 瞬態(tài)抑制元件旁路的 方法加以保護。 扛過流能力 可以使用 自恢復(fù)保險絲實現(xiàn) ， 在過流時其內(nèi)阻升高， 過流后可以實現(xiàn)自動恢復(fù)。 電子科技大學(xué)學(xué)士學(xué)位論文 22 硬件連接 前端節(jié)點 系統(tǒng)中 RS485 串口通信 的 硬件 連接 如圖 313 所示 。 圖 313 RS485 串口通信硬件連接圖 MAX487 采用單一電源 +5V工作，額定電流為 300μ A，采用半雙工通訊方式。它完成將 TTL 電平轉(zhuǎn)換為 RS485 電平的功能。 MAX487 芯片的結(jié)構(gòu)和引腳都非常簡單 ,內(nèi)部含有一個驅(qū)動器和接收器。 RO 和 DI 端分別為接收器的輸出和驅(qū)動器的輸入端，與單片機連接時只需分別與單片機的 RXD 和 TXD 相連即可； /RE 和DE 端分別為接收和發(fā)送的使能端，當(dāng) /RE 為邏輯 0 時，器件處于接收狀態(tài)；當(dāng) DE為邏輯 1 時，器件處于發(fā)送狀態(tài)，因為 MAX487 工作在半雙工狀態(tài)，所以只需用單片機的一個管腳控制這兩個引腳即可； A 端和 B 端分別為接收和發(fā)送的差分信號端 ,當(dāng) A 引腳的電平高于 B 時，代表發(fā)送的數(shù)據(jù)為 1；當(dāng) A 的電平低于 B 端時，代表發(fā)送的數(shù)據(jù)為 0。在與單片機連接時接線非常簡單。只需要一個信號控制MAX487 的接收和發(fā)送即可。同時將 A 和 B 端之間加匹配電阻，一般可選 121Ω的電阻。 無線通信 在本課題中 ，我們采用無線串口模塊 E12TTLTH 來實現(xiàn) 系統(tǒng)的無線收發(fā)功能。 該無線通信模塊有著 433MHz 的 中心頻率 ，由 高性能無線射頻芯片 和 超低功耗 高性能單片機 構(gòu)成。 用戶無需關(guān)心復(fù)雜的無線通信配置以及 傳輸算法， 只需要通過 TTL 串口連接到設(shè)備 ， 2 個 模塊即可 取代 一條傳統(tǒng)的 串口線， 省去布線工作，第三章 前端節(jié)點的硬件設(shè)計 23 且比 傳統(tǒng) 串口傳輸距離更遠。用戶也可以通過 各種 命令 ， 以控制模塊 完成 多 種不同的操作， 使用非常靈活。 本章小結(jié) 本章 給出 前端節(jié)點硬件設(shè)計的 設(shè)計要點 并 提出、 論證 了設(shè)計方案 。 根據(jù)設(shè)計方案 詳細介紹了節(jié)點各部分功能 的具體實現(xiàn) ， 給出了原理說明 及 芯片選型特點 ，在原理上體現(xiàn)出節(jié)點的特點。 電子科技大學(xué)學(xué)士學(xué)位論文 24 第四章 PCB 板的 設(shè)計與 調(diào)試 在電子系統(tǒng) 的設(shè)計中， PCB 設(shè)計 是 任何項目都不可缺少 的 環(huán)節(jié) ， 它是 設(shè)計內(nèi)容的 具體物理載體 ， 設(shè)計的意圖 及最終實現(xiàn) 都是通過 PCB 來 表現(xiàn)的。 隨著電子 、通信技術(shù)的發(fā)展， PCB 設(shè)計 的重要性與日俱增 ， PCB 設(shè)計 也得到越來越多的關(guān)注。本章 結(jié)合 PCB 的 設(shè)計問題 及 原則闡述 節(jié)點 PCB 的 設(shè)計要點 ， 并給出節(jié)點的 主要功能程序。 PCB 設(shè)計 常見問題及 設(shè)計原則 優(yōu)秀 的 PCB 設(shè)計除 實現(xiàn)電路原理功能外， 在結(jié)構(gòu)布局、連線設(shè)置 上 也要進行精心考慮， 需要 整體 考慮電路板的 電磁兼容性 、 電源完整性 、 散熱 等問題。 對于結(jié)構(gòu)復(fù)雜、 硬件平臺集成度 很高的 系統(tǒng) ， 在 進行原理圖及 PCB 布局設(shè)計 時 往往 采用模塊化、 結(jié)構(gòu)化 的 設(shè)計思想 。 在結(jié)構(gòu)與布局設(shè)計時 ， 常按照功能特點在整體上進行布板區(qū)域劃分， 形成相互 聯(lián)系功能卻 區(qū)別明顯不同的模塊 ， 比如可以將模擬電路 與 數(shù)字電路進行劃分 、 高頻電路與低頻電路 劃分 、 產(chǎn)生干擾信號器件 與 敏感器件區(qū)域劃分 等 。 這要求 設(shè)計者在 PCB 布局 之前 必須 仔細分析 各個模塊信號 的性質(zhì) ， 包括模塊的屬性 ， 功能，供電電源 ， 具體信號的頻率 ， 電流的 流向， 電流強度等 ， 已確定模塊在 PCB 板 上的布局。 按照模塊化思想 對 PCB 板 進行物理隔離，不僅能夠減少不同功能模塊間的電氣耦合， 同時方便系統(tǒng)的調(diào)試 ， 而且也方便 PCB板 的布局 ， 有利于硬件系統(tǒng)的 功能 的擴展或 是 更改。 PCB 的 具體設(shè)計一般會 遇到以下三個問題 。 PCB 的 電磁兼容問題 電磁兼容 （ EMC） 指 電子設(shè)備在 共同環(huán)境中 能夠 一起 執(zhí)行各自功能 ， 設(shè)備 的正常工作不會被 由于受到處于同一電磁環(huán)境中的 其他 設(shè)備 產(chǎn)生的 電磁發(fā)射 所影響 ，也不會使其他設(shè)備 由于 其電磁發(fā)射 而導(dǎo)致 性能降級 [32]~[33]。 通常 PCB 存在傳導(dǎo)干擾、 串音干擾 和 輻射干擾三種電磁干擾 ， 產(chǎn)生這些干擾 的 根源是 PCB 電路 中 電壓或者電流信號的變化 ， 因此現(xiàn)代電子設(shè)備越來越 多地 采用高集成度、 高 頻 的元件將 不可避免地增加電磁兼容的難度 。 在 產(chǎn)品 或者 PCB 生產(chǎn) 成型后 可以 通過加屏蔽第四章 PCB 板 的設(shè)計與調(diào)試 25 罩等方式 減小電磁干擾， 但效果有限且增大 產(chǎn)品成本 ， 在 PCB 設(shè)計 時就 應(yīng)該 結(jié)合電磁理論 內(nèi)容進行 、 分析設(shè)計 將元器件之間的電磁干擾 降到最小。 無線傳感器網(wǎng)絡(luò)節(jié)點相對于其他電子設(shè)備， 對電磁干擾的敏感度要大一些 [34]，這是由于其 屬于 高靈敏度電子設(shè)備 ， 極小 的雜波耦合到 節(jié)點 的輸入端 并進行變頻放大 ， 就可能 在輸出端產(chǎn)生嚴重的干擾 。 其次 ， 節(jié)點電路包含了 模擬電路 、數(shù)字電路、微波電路等 ， 其中包含了多種放大器 。 一般來說 ，各種不同類型電路 的組合 、 電路之間的耦合 和 干擾 要比單一類型 的電路 要復(fù)雜得多 。 若不進行良好的電磁兼容設(shè)計 ， 這些干擾信號 則很有可能 在輸出端產(chǎn)生組合干擾。 通常 ， 電磁兼容設(shè)計主要 考慮 地線設(shè)計 、 屏蔽設(shè)計、 濾波設(shè)計 和 電路設(shè)計 四個方面 ， 本課題主要從電路設(shè)計上 來 考慮電磁兼容的問題。 高頻 和模擬電路的電磁敏感度 主要取決于器件的靈敏度和帶寬 [35]。通常情況下 ，靈敏度越高， 帶寬 越大 ， 抗擾度就越差 。 邏輯器件的帶內(nèi)敏感度 取決于噪聲容限或 噪聲抗擾度。 噪聲容限 就是 迭加在 輸入信號 上 的 最大允許值， 噪聲抗擾度可表示為 噪聲抗擾度 = 直流噪聲容限 典型輸出翻轉(zhuǎn)電壓 100% 公式 (41) 數(shù)字電路的 主要電磁干擾是 噪聲電流 和 瞬態(tài)負載電流。 由于電源線 和 地線 存在一定的電阻， 其電流的變化 將通過阻抗引起尖峰電壓， 這種 電壓造成的電磁干擾可能引起誤操作。 抑制噪聲電流 的 主要方法是 采用 去耦電容 。 微波和高頻電路中的 電路匹配 對 抑制電磁干擾 也有 重要的意義 ， 因為電路失配將會 產(chǎn)生 反射 ， 反射會影響電路的正常 工作并會引起空間電磁輻射 。 合成器和振蕩器 的 金屬屏蔽是很重要的，可以 防止能量耦合到其他電路中 ， 也可以防止其他電路 能量 注入到頻率源 。 任何由頻率源 產(chǎn)生 的 電磁干擾 （ EMI） 的 傳播都會降低級與級之間的隔離度， 或者導(dǎo)致無線電系統(tǒng)的 其他 形成諧波 或 混頻分量 ， 而進入合成器或者 VCO 的 EMI 會產(chǎn)生 我們 所不希望的寄生信號 。 在大多數(shù)的 無線電 PCB中 ， 為了減少 EMI 輻射 ， 通常是將所有的外部容器、 屏蔽和隔板直接 接地 。 在高頻下 ， 如果 PCB 上 的印制板 引線 沒有 終止 或者 終止于高阻抗， 那么幾乎所有的這些 印制板引線 都相當(dāng)于 小的單極天線或者環(huán)形天線， 那么它們都可以傳輸 EMI。 事實上 ， EMI 輻射 本身 可能 并不能 加載在 PCB 板 引線中 正在傳輸 的 頻率的基帶上 ， 但能加載在它的 為數(shù)眾多的諧波之一 上 ， 因為波長短， 所以這些諧波很容易 輻射 。 電子科技大學(xué)學(xué)士學(xué)位論文 26 PCB 的信號完整性 問題 信號完整性 （ SI） 指 信號在電路板中 以正 確的時序和電壓做出響應(yīng)的能力 ，是對信號線上 信號質(zhì)量好壞 的一種描述。 對于無線傳感網(wǎng)絡(luò) ， 信號完整性主要表現(xiàn)在反射 、串?dāng)_ 、 同步開關(guān)噪聲等 方面 。 信號完整性 是高速數(shù)字電路 PCB 設(shè)計 中 必須關(guān)心的 問題， 器件 和 PCB 板 參數(shù) 、 布局、布線 都會引起 信號完整性問題 ， 嚴重時可導(dǎo)致 系統(tǒng)完全失去 工作能力 。怎樣 在 設(shè)計過程中 充分考慮 信號完整性問題并能夠有效防止不良結(jié)果發(fā)生已成為 PCB 設(shè)計 行業(yè) 的 熱門話題 [36]。 通常，對于 高度數(shù)字電路 信號完整性要求 嚴格的系統(tǒng) 需要在 PCB板 設(shè)計 前簡歷 SI模型進行預(yù)分析、仿真處理， 再根據(jù)仿真結(jié)果完成 PCB 布局布線工作， 必要時需要對信號線進行阻抗匹配。 反射 反射 是指信號 遇到瞬態(tài)阻抗而產(chǎn)生 的突變， 它可能產(chǎn)生在電路導(dǎo)線的末端 ，或者導(dǎo)線拓撲結(jié)構(gòu)發(fā)生變化的地方 ， 如 拐角、過孔、 接插件 和封裝 處 等。 如果 電路負載端 阻抗 與傳輸導(dǎo)線阻抗 不匹配 ， 則會在 負載端發(fā)射 一部分 信號回 原 端， 反射回去 的信號能量 用反射系數(shù)來決定。 反射系數(shù)為 ： 其中 Zt 為 負載端阻抗 ， Z0 為傳輸線特征阻抗。 由此可見 ，當(dāng) Zt= Z0 時， ρ =0，負載完全吸收 到達 的能量， 沒有任何信號反射回原端， 這時就不會發(fā)生反射 。 因此 ， 只要根據(jù)傳輸線的特 性 阻抗 進行 終端匹配 ， 就能消除反射 。 串?dāng)_ 串?dāng)_是指當(dāng)網(wǎng)絡(luò)傳輸信號時 ， 有些電壓和電流能傳遞到臨近 的靜態(tài)網(wǎng)絡(luò)上，產(chǎn)生 的干擾。 串?dāng)_ 的發(fā)生分為 均勻傳輸線 和非均勻傳輸線兩種。 前者 發(fā)生在大多數(shù) 連接到導(dǎo)線上 ， 后者 發(fā)生在接插件和封裝上。 在可控阻抗傳輸線上， 信號有很均勻的返回路徑 ， 這也是實現(xiàn)最低 串?dāng)_ 的結(jié)構(gòu) ， 一旦 返回路徑 的均勻平面 發(fā)生變化時 ， 就會 增加 傳輸導(dǎo)線間的 耦合噪聲 ， 這種噪聲分為容性耦合噪聲 和 感性耦合噪聲。 通常情況下 ， 感性 比容性耦合噪聲 增加的 要多 ， 從而使感性耦合噪聲處于主導(dǎo)地位 。 在 PCB 設(shè)計時可優(yōu)化相鄰信號線的線距來減小耦合 。 對于特性阻抗相同的導(dǎo)線， 使用介電常數(shù)較小的材料 將會減小串?dāng)_。 同時 ， 使 互聯(lián)線長度盡可能短， 如使用 芯片最小尺寸封裝等 ， 有助于 減小串?dāng)_ 。 公式 (42) 第四章 PCB 板 的設(shè)計與調(diào)試 27 同步開關(guān)噪聲 同步開關(guān)噪聲 （ Synchronous Switch Noise， SSN） 是指當(dāng)器件處于開關(guān)狀態(tài) ，產(chǎn)生瞬間變化的電流（ di/dt），在經(jīng)過回流途徑上存在的電感時， 形成交流壓降 ，從而引起噪聲 ， 因此也被稱為 △ i噪聲。同步開關(guān)噪聲主要是 伴隨著 器件 的同步開關(guān)輸出 （ Synchronous Switch Output， SSO）而產(chǎn)生 ， 開關(guān)速度越快 ， 瞬間電流變化越顯著， 電流回路上的電感越大 ， 從而產(chǎn)生的 SSN 越嚴重。 SSN 噪聲可以表述為： 公式 (43) 其中 I 是指 整個開關(guān)的輸出電流 ， N 是 同步開關(guān)的數(shù)目 ， LLoop 是 整個 回流路徑上 的 電感 ， VSSN 是 同步噪聲 大小。從 式（ 42） 可以 看出 ， 要減小 VSSN 可以 增大信號的 翻轉(zhuǎn)時間 ， 增加 信號的翻轉(zhuǎn)時間 可以減小單個開關(guān) 的 輸出電流的 變化量（即 dI/dt）；對于 QFP 封裝和 QLP 封裝 的芯片， 可以將同一類型 的電源和地 通過平面層連接， 從而減小回流路徑上 的 電感 。 PCB 的電源完整性 問題 電源完整性 （ PI） 指 供電 電源 經(jīng)過 一定的傳輸網(wǎng)絡(luò)后在指定 的器件 端口 相對 該器件 對 工作電源 的要求 的 符合程度 [37]。 高速電路系統(tǒng)中 ， 由于電源傳輸系統(tǒng)在不同頻率的阻抗不同 ， 使得電路板電源層和 地層之間的電壓 在各處呈現(xiàn)一定的差異，造成供電不連續(xù) 而產(chǎn)生電源噪聲 的問題 ， 同時還會造成電磁干擾 問題 ， 如果不能很好地解決電源完整性問題 ， 系統(tǒng)的 正常工作將會受到嚴重影響 。 為保證每個器件都可以得到良好的電源供應(yīng)， 需要對電源的阻抗 進行控制 。 PCB 設(shè)計的一般布局布線原則 結(jié)合模塊化 設(shè)計思想 和 具體情況， 兼 顧系統(tǒng)要求 ， 遵循一定的設(shè)計原則將有利于我們設(shè)計出性能優(yōu)異 的 PCB， 結(jié)合電磁兼容性、 信號完整性、 電源完整性要求 ， PCB 的 布局布線 一般按照以下原則進行 ： （ 1）具有單獨的 電源層和地層， 電源平面 和地平面互相臨近 ， 一般地平面在電源平面之上 。 （ 2）時鐘電路和高頻電路 應(yīng)該單獨處理 ， 采用孤島方式， 布線層 最好