出租車計費系統(tǒng)的設(shè)計畢業(yè)設(shè)計-資料下載頁
2024-11-29 11:15本頁面
【導(dǎo)讀】研發(fā)周期，同時使出租車計費器體積更小功能更強大。本設(shè)計不僅實現(xiàn)了出租車計費器所需的一些?；竟δ?，同時考慮到出租車行業(yè)的一些特殊性，更注重了把一些新的思路加入到設(shè)計中。括采用了FPGA芯片，使用VHDL語言進(jìn)行編程，使其具有了更強的移植性，更加利于產(chǎn)品升級。
【正文】 0000。 if cb=9 then cb=0000。 if cc=9 then 湖南人 文科技學(xué)院畢業(yè)設(shè)計 18 cc=0000。 else cc=cc+1。 end if。 else cb=cb+1。 end if。 else ca=ca+1。 end if。 END IF。 end process。 ND a。[13] 總額計算模塊 圖 總額計算模塊 總額計算模塊的輸入端 CF 和 LF 代表車費和橋路費， ST 為計算信號輸入端，當(dāng)按下停 止計費鍵時就自動計算結(jié)帳， ZE 把計算數(shù)值輸出到同級模塊和顯示模塊， clr 清零端只啟動的瞬間清零。 E 。 SE 。 NTITY zejs IS PORT ( 湖南人 文科技學(xué)院畢業(yè)設(shè)計 19 cf:IN STD_LOGIC_VECTOR( lf:IN STD_LOGIC_VECTOR( clr,st:IN STD_LOGIC。 ze:BUFFER STD_LOGIC_VE )。 ND zejs。 RCHITECTURE a OF zejs IS EGIN ROCESS(clr,st) EGIN if clr=39。039。then ze=00000000000000。 elsif(st39。event and st=39。039。)then ze=cf+lf。 end if。 end process。【 14】 系統(tǒng)仿真 模塊 JISHI 的仿真結(jié)果 輸入端為： Daclk, ascore, bscore 輸出端為： Age, ashi, aqian, abai, bge, bshi, bqian, bbai。 湖南人 文科技學(xué)院畢業(yè)設(shè)計 20 圖 模塊 JISHI 仿真波形圖 模塊 JIFEI 的仿真結(jié)果 該模塊是模擬汽車的啟動、停止、暫停、加速按鍵，如圖 所示： 輸入端口為： stop, start, pause, js； 輸出端口為： clk, b； [10] 圖 模塊 JIFEI 仿真波形圖 模塊 ZEJS 的仿真結(jié)果 該模塊是將車費和路程顯示出來如圖 所示 輸入端為： c, a1,a2,a3,a4,b1,b2,b3,b4； 輸出端為： dp,d； 湖南人 文科技學(xué)院畢業(yè)設(shè)計 21 圖 模塊 ZEJS 仿真波形圖 模塊 JICHAN 的結(jié)果驗證 模塊仿真如圖所示： 輸入端為： clk 輸出端為： a 圖 模塊 ICHAN 仿真波形圖 模塊 PASSWORD 的結(jié)果驗證 模塊仿真的結(jié)果如圖 所示 輸入端為： d 輸出端為： q 湖南人 文科技學(xué)院畢業(yè)設(shè)計 22 圖 模塊 PASSWORD 仿真波形圖 湖南人 文科技學(xué)院畢業(yè)設(shè)計 23 第四 章 結(jié) 論 出租車計費器系統(tǒng)的設(shè)計已全部完成，能按預(yù)期的效果進(jìn)行 模擬汽車啟動、停止、暫停等功能，并設(shè)計動態(tài)掃描電路顯示車費數(shù)目 。車暫時停止累計計費， 。若停止則車費清零，等待下一次計費的開始。出租車計費器系統(tǒng)的設(shè)計已全部完成，能按預(yù)期的效果進(jìn)行 模擬汽車啟動、停止、暫停等功能，并設(shè)計動態(tài)掃描電路顯示車費數(shù)目， 由動態(tài)掃描電路來完成。車暫時停止不計費，車費保持不變。若停止則車費 清零，等待下一次計費的開始。 [11]在出租車計費系統(tǒng)的 7 個模塊中 ，重點在于 JIFEI 模塊， MUX2 模塊、ZEJS 模塊。 JIFEI 模塊主要有汽車的啟動、停止、暫停、加速按鍵； ZEJS 模塊是將車費和路程顯示出來。各模塊完成后，在將它們 組合成完整的出租車系統(tǒng)，在設(shè)計過程中還需要改進(jìn)的是控制系統(tǒng)的糾錯功能。出租車計費系統(tǒng)的設(shè)計中體現(xiàn)了 ＶＨＤＬ覆蓋面廣，描述能力強，是一個多層次的硬件描述語言及 PLD 器件速度快，使用方便，便于修改等特點，本設(shè)計在實用方面具有一定的價值 . FPGA 器件的成本越來越低 。 [13]基于Flash 的 FPG 電工作、可重復(fù)編程的方案 .用它來實現(xiàn)出租車計費系統(tǒng)可以省去很多外圍電路，其強大的功能，提高產(chǎn)品了競爭力。未來基于 FPGA 平臺的出、更小的體積、更安全、更精確和多功能。 由于本人在經(jīng)驗水平上的欠缺， 不對 之處還望老師予以指正！ 湖南人 文科技學(xué)院畢業(yè)設(shè)計 24 參考文獻(xiàn) [1] EDA先鋒工作室 .Altera FPGA/CPLD 設(shè)計 (高級篇 )，北京：人民郵電出版社， 2020， 27～ 58 劉玉華白雪除雷鈞趙文祥 ,一種基于 FPGA 的相位測量發(fā)生系統(tǒng)設(shè)計 基于 FPGA 的出租車計費器設(shè)計 （ D） .上海交通大學(xué) 碩士學(xué)位論文 .2020 [2]黃正瑾 .CPLD系統(tǒng)設(shè)計技術(shù)入門與應(yīng)用，北京：電子工業(yè)出版社， 2020,2～ 128 [3]、林愿 . 基于 CPLD/FPGA的出租車計費器系統(tǒng)的設(shè)計實現(xiàn) [J].國外電子元器件 .2020,(7) [4]、 吳海青 ,趙明忠 ,劉硯一 . 一種基于 VHDL 語言的出租車計費器的研究 [J]. 現(xiàn)代電子技術(shù) .2020,(23) [5]、 吳冬梅 ,吳延海 ,鄧玉玖 . 基于 CPLD/FPGA 的出租車計費器 [J].電子技術(shù)應(yīng)用 .2020,(11) [6]、 黃建新 ,劉邁 ,譚克俊 . 基于 FPGA 芯片設(shè)計出租車計費器的研究 [J].吉林化工學(xué)院學(xué)報 .2020,(3) [7]、 茅豐 . 基于 FPGA的出租車計費器設(shè)計 （ D） .上海交通大學(xué) 碩士學(xué)位論文 .2020 [8]、 潘松 ,黃繼業(yè)． EDA技術(shù)與 VHDL（第 2版） [M]．北京：清華大學(xué)出版社 ,2020 [9]、 Altera Corporation． Cyclone Device Handbook (All Sections) [DB/OL]. [10]、 杭州康芯電子有限公司 .EDA/SOPC 技術(shù)實驗講義 [M].2020 [11]、 [英 ]Jone Digtal System Design，北京：電子工業(yè)出版社， 2020,10～ 105 [12]、 郭強 .液晶顯示應(yīng)用技術(shù)，北京：電子工業(yè)出版社， 2020,2～ 11 [13]、 李國洪 .可編程器件 EDA技術(shù)與實踐，北京：機械工業(yè)出版社， 2020， 100～ 123 [14]、 億特科技 .CPLD/FPGA 應(yīng)用系統(tǒng)設(shè)計與基礎(chǔ)篇，北京：人民郵電出版社， 2020， 93～ 102 [15]、 求是科技 .FPGA數(shù)字電子系統(tǒng)設(shè)計與開發(fā)實例導(dǎo)航，北京：人民郵電出版社， 2020， 115～ 126 湖南人 文科技學(xué)院畢業(yè)設(shè)計 25 致 謝 本文是在指導(dǎo)老師 田 漢平 老師 的悉心指導(dǎo)下完成的 ， 田 老師 在學(xué)術(shù)上嚴(yán)格要求，在生活上給予關(guān)懷， 田 老師 的教誨和鼓勵，及在學(xué)術(shù)上一絲不茍的精神，作者受益匪淺，在此向 田老師 表示衷心的感謝和敬意！ 至此，畢業(yè)設(shè)計就快接近尾聲了，在這里我再一次誠摯的感謝 田 老師 和在大學(xué)期間對我諄諄教導(dǎo)的老師和領(lǐng)導(dǎo)們。 最后，向在設(shè)計中給予我關(guān)心、支持和幫助的同學(xué)表示謝意！
公司管理相關(guān)推薦
鄂ICP備17016276號-1