多核處理器創(chuàng)新型多核處理器的發(fā)展-資料下載頁
2025-09-19 08:58本頁面
【正文】 問不能靜態(tài)預(yù)測以及不能有效利用 cache，存儲器訪問等待時(shí)間很長，利用傳統(tǒng)的實(shí)現(xiàn)方法不能獲得理想的性能。為此，美國南加州大學(xué)的 hall 等人將 pim 結(jié)構(gòu)與 pimpim 之間的互連結(jié)合起來，提出了 diva（ dataintensivearchitecture）結(jié)構(gòu) ，它主要通過兩種機(jī)制來提高存儲帶寬： ● 在存儲器中執(zhí)行選擇計(jì)算，減少通過處理器 存儲器之間 第 9 頁 共 10 頁 的接口傳輸數(shù)據(jù)的次數(shù) 。 ● 為數(shù)據(jù)和計(jì)算在整個(gè)存儲器中移動提供稱為 parcels 的通信機(jī)制，可以旁路處理器 /存儲器總線。 diva 的結(jié)構(gòu)如圖 4 所示。與其他 pim 結(jié)構(gòu)一樣，在單個(gè) pim芯片中，存儲帶寬的提高和訪存延遲的降低都很顯著。更重要的意義在于， diva 中多個(gè)存儲芯片可以并行工作，操作相對獨(dú)立的數(shù)據(jù)，執(zhí)行 pim 間的通信而不需要經(jīng)過處理器 /存儲器總線。 圖 4 中， host 處理器通過 hostmemory 接口執(zhí)行標(biāo)準(zhǔn)的讀寫操作，而 pim 則是具有通用和專用計(jì)算目的的硬件結(jié)構(gòu)。一個(gè)pim 芯片包含多個(gè)結(jié)點(diǎn)、一個(gè) pim 路由協(xié)處理器（ pirc）和一個(gè)host 接口。每個(gè)結(jié)點(diǎn)又由一個(gè)處理邏輯和幾 mb 的存儲器組成，其中處理邏輯是一個(gè)標(biāo)準(zhǔn)的標(biāo)量微處理器，包括一個(gè)浮點(diǎn)單元和一個(gè) atthesenseampsprocessor（ asap）， asap 對保存在本地存儲器一行中的數(shù)據(jù)進(jìn)行寬位操作，在一個(gè)時(shí)鐘周期內(nèi)可以處理256 位數(shù)據(jù)。通過對三個(gè)不規(guī)則應(yīng)用的模擬測試， diva 結(jié)構(gòu)可以取得比較好的性能。 pim 的未來 從上述多種采用 pim 技術(shù)的處理器開發(fā)情況可看出， pim 作為量產(chǎn)商用處理器使用仍然有待時(shí)日。第一個(gè) pim 芯片是 1993年推出的 execube 芯片 。1996 年，第一款商用的 pim 芯片 m32r/d誕生，但至今 10 年過去， pim 仍然沒有成為量產(chǎn)的通用處理器。 第 10 頁 共 10 頁 其原因除了傳統(tǒng)處理器仍有很大發(fā)展空間外， pim 自身還存在工藝上的問題，因?yàn)橹谱魈幚砥鞯墓に嚥煌谥谱鞔鎯ζ?，存儲器過低的時(shí)鐘頻率不能滿足邏輯電路的高速需要 。另外， pim 在構(gòu)成系統(tǒng)時(shí)仍沒有統(tǒng)一標(biāo)準(zhǔn)的通信機(jī)制 。pim 和非 pim 系統(tǒng)之間的接口也 不兼容。 仍處在探究階段的 pim 技術(shù)可能首先會在一些超級計(jì)算機(jī)上得到成功應(yīng)用，如美國 hpcs 計(jì)劃中的 craycascade、 sunhero和 ibm 的 bluegene 項(xiàng)目都采用了 pim 技術(shù)。但是，如何讓數(shù)百萬個(gè) pim 處理器協(xié)同求解單個(gè)并行應(yīng)用問題，需要尋找不同于mpp 結(jié)構(gòu)的大規(guī)模并行處理和存儲平衡的體系結(jié)構(gòu)方法。
醫(yī)療健康相關(guān)推薦
鄂ICP備17016276號-1