freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

電子設(shè)計(jì)自動(dòng)化eda緒論-資料下載頁(yè)

2025-01-08 20:47本頁(yè)面
  

【正文】 表文件( a)軟件語(yǔ)言設(shè)計(jì)目標(biāo)流程( b)硬件語(yǔ)言設(shè)計(jì)目標(biāo)流程HDL語(yǔ)言的種類? Candence公司的 Verilog HDL語(yǔ)言,于 1995年成為 IEEE標(biāo)準(zhǔn),從 C語(yǔ)言發(fā)展而來(lái)。? Menter Graghics公司的 BLM語(yǔ)言,從PASCAL語(yǔ)言發(fā)展而來(lái),未成為 IEEE標(biāo)準(zhǔn)。? Altera公司的 AHDL的語(yǔ)言,具有 C語(yǔ)言風(fēng)格。 系統(tǒng)集成芯片成為 IC設(shè)計(jì)的發(fā)展方向,這一發(fā)展趨勢(shì)表現(xiàn)在如下幾個(gè)方面:216。 超大規(guī)模集成電路的集成度和工藝水平不斷提高,深亞微米(DeepSubmicron)工藝,如 , 已經(jīng)走向成熟,在一個(gè)芯片上完成的系統(tǒng)級(jí)的集成已成為可能。216。 市場(chǎng)對(duì)電子產(chǎn)品提出了更高的要求,如必須降低電子系統(tǒng)的成本,減小系統(tǒng)的體積等,從而對(duì)系統(tǒng)的集成度不斷提出更高的要求。216。 高性能的 EDA工具得到長(zhǎng)足的發(fā)展,其自動(dòng)化和智能化程度不斷提高,為嵌入式系統(tǒng)設(shè)計(jì)提供了功能強(qiáng)大的開發(fā)環(huán)境。216。 計(jì)算機(jī)硬件平臺(tái)性能大幅度提高,為復(fù)雜的 SoC設(shè)計(jì)提供了物理基礎(chǔ)。EDA的發(fā)展趨勢(shì)EDA技術(shù)ASIC設(shè)計(jì)FPGA/CPLD可編程 ASIC 設(shè)計(jì) 門陣列( MPGA);標(biāo)準(zhǔn)單元( CBIC); 全定制;( FCIC); ASIC設(shè)計(jì)SOPC/SOC混合ASIC設(shè)計(jì) EDA技術(shù)實(shí)現(xiàn)目標(biāo)作為 EDA技術(shù)最終實(shí)現(xiàn)目標(biāo)的 ASIC,通過(guò)三種途徑來(lái)完成:SOPC(SystemonaProgrammableChip ) 數(shù)字系統(tǒng)設(shè)計(jì)? 數(shù)字系統(tǒng) : 處理數(shù)字信號(hào)的電子設(shè)備 ? 基本結(jié)構(gòu) : 控制器+處理器數(shù)字系統(tǒng)各部分功能? 數(shù)據(jù)處理器 功能:傳送數(shù)據(jù),并對(duì)輸入數(shù)據(jù)進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算。 構(gòu)成:計(jì)數(shù)器、寄存器、存儲(chǔ)器、ALU…?控制器 功能:根據(jù)外部控制信號(hào)和從處理器反饋的狀態(tài)信號(hào),按預(yù)定的算法綜合對(duì)應(yīng)控制信號(hào),控制處理器在下一步執(zhí)行相應(yīng)操作。? 任務(wù):通過(guò)系統(tǒng)設(shè)計(jì)將系統(tǒng)劃分為相對(duì)獨(dú)立而又 相互聯(lián)系的模塊(子系統(tǒng))結(jié)構(gòu) ? 內(nèi)容:模塊結(jié)構(gòu)圖及各模塊的具體功能描述 模塊之間的數(shù)據(jù)流,控制流信息 模塊間的交互作用等? 要求: 功能正確、容易理解 可靠性高、易維護(hù) 各模塊容易實(shí)現(xiàn)等 結(jié)構(gòu)級(jí)系統(tǒng)設(shè)計(jì)過(guò)程 : ? 任務(wù): 明確功能和性能指標(biāo)經(jīng)費(fèi)開支? 可靠性? 開發(fā)周期等? 要求: 準(zhǔn)確地,無(wú)二義性地,規(guī)范地 描述系統(tǒng)功能和性能性能級(jí)? 任務(wù):通過(guò)邏輯設(shè)計(jì)將(子系統(tǒng))轉(zhuǎn)化為實(shí)際硬件 /軟件的邏輯描述? 工具: HDL,邏輯圖等邏輯級(jí)任務(wù):通過(guò)物理設(shè)計(jì)將各模塊轉(zhuǎn)換成 實(shí)際的 ASIC或電路板硬件,組 裝成系統(tǒng)。要求:性能 /價(jià)格比高(物理強(qiáng)度、抗 干擾能力;功耗;通用性;成本等) 主流: 元件: LSI, VLSI 物理級(jí)演講完畢,謝謝觀看!
點(diǎn)擊復(fù)制文檔內(nèi)容
職業(yè)教育相關(guān)推薦
文庫(kù)吧 www.dybbs8.com
備案圖鄂ICP備17016276號(hào)-1