電子設(shè)計(jì)自動(dòng)化eda緒論-文庫吧資料
2025-01-12 20:47本頁面
【正文】 法簡介－－背景（二）? 美國國防部在 80年代初提出了 VHSIC（ Very High Speed Integrated Circuit）計(jì)劃，其目標(biāo)之一是為下一代集成電路的生產(chǎn)，實(shí)現(xiàn)階段性的工藝極限以及完成 10萬門級(jí)以上的設(shè)計(jì)，建立一項(xiàng)新的描述方法。 ? 所謂自上而下的設(shè)計(jì)方法， 就是從系統(tǒng)總體要求出發(fā)， 自上而下地逐步將設(shè)計(jì)內(nèi)容細(xì)化， 最后完成系統(tǒng)硬件的整體設(shè)計(jì)。 它們的出現(xiàn)， 使得電子電路設(shè)計(jì)和印刷板布線工藝實(shí)現(xiàn)了自動(dòng)化， 但還只能算自下而上的設(shè)計(jì)方法。? Verilog： IEEE標(biāo)準(zhǔn)，門級(jí)開關(guān)電路描述能力較強(qiáng)。 CAE的主要功能是：原理圖輸入，邏輯仿真，電路分析，自動(dòng)布局布線， PCB后分析。? 九十年代為 ESDA（ Electronic System Design Automation電子系統(tǒng)設(shè)計(jì)自動(dòng)化） 階段七十年代為 CAD（ Computer Aided Design計(jì)算機(jī)輔助設(shè)計(jì)）階段 用計(jì)算機(jī)輔助進(jìn)行 IC版圖編輯、 PCB布局布線，取代了手工畫圖。? 八十年代為 CAE（ Computer Aided Engineering計(jì)算機(jī)輔助工程）階段 支持電路功能設(shè)計(jì)和結(jié)構(gòu)設(shè)計(jì)，通過電路網(wǎng)表將兩者結(jié)合在一起，實(shí)現(xiàn)了工程設(shè)計(jì)。 EDA技術(shù)及其發(fā)展●EDA（ Electronic Design Automation）●EDA： 是指以計(jì)算機(jī)為工作平臺(tái)，融合應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)、智能化技而研制成的電子 CAD(Computer Aided Design)通用軟件包。ABEL：系統(tǒng)級(jí)抽象描述能力差，適合于門級(jí)電路 描述。 實(shí)驗(yàn)裝置 三類器件的主要性能指標(biāo)比較2. 硬件描述語言 (HDL)VHDL： IEEE標(biāo)準(zhǔn)，系統(tǒng)級(jí)抽象描述能力較強(qiáng)。五：第 6章，系統(tǒng)設(shè)計(jì)（綜合實(shí)驗(yàn)）。電子設(shè)計(jì)自動(dòng)化（ EDA)課時(shí)： 2*15課時(shí)， 6課時(shí)的課外實(shí)驗(yàn)考試： 實(shí)驗(yàn)成績 30% （實(shí)驗(yàn)考試） 隨堂考試 70％ （考查課）實(shí)驗(yàn)部分 :（提前準(zhǔn)備好實(shí)驗(yàn)報(bào)告本） 6節(jié)小實(shí)驗(yàn)（ 3次） 綜合實(shí)驗(yàn)（ 1周）記入平時(shí)成績實(shí)驗(yàn)課地點(diǎn)：主樓八樓東邊現(xiàn)代通信實(shí)驗(yàn)室周次 星期 日期 節(jié)次 班級(jí)10 一 31/10 測(cè)控 091一 31/10 測(cè)控 09211 一 7/11 測(cè)控 091一 7/11 測(cè)控 09212 一 14/11 測(cè)控 091一 14/11 測(cè)控 09217 測(cè)控 091測(cè)控 092測(cè)控 VHDL設(shè)計(jì)技術(shù)參考書《 CPLD系列設(shè)計(jì)技術(shù)與入門》：黃正謹(jǐn) 徐堅(jiān) 章小麗 熊明珍等 編著，電子科技大學(xué)出版社《可編程邏輯器件原理、開發(fā)與應(yīng)用》： 趙曙光等 編著，西安科技大學(xué)出版社《 VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計(jì)》： 侯伯亨 顧新 編著，西安電子科技大學(xué)出版社《 VHDL程序設(shè)計(jì)》： 曾繁泰 陳美金編著，清華大學(xué)出版社《數(shù)字集成
職業(yè)教育相關(guān)推薦
鄂ICP備17016276號(hào)-1