【正文】 +BD+ABCDE 解： 若令 A2=A， A1=B ， A0=C ， Y=Z，則： Y=A2A1A0D0+A2A1A0D1+ A2A1A0D2+A2A1A0D3+A2A1A0D4 +A2A1A0D5+ A2A1A0D6+A2A1A0D7 Z=ABC+ABCD+ABCD+ABCD+ABCD+ABCDE DIS Y A2 INH CC4512 A1 D0 D1 D2 D3 D4 D5 D6 D7 A0 A B C 00 Z D 0 1 E 潤 組合邏輯電路中的競爭 _冒險現(xiàn)象 ? Y=ABAC=AB+AC 1 B A C Y G1 G2 G3 G4 Y1 Y2 原因分析：當 B＝ C＝ 1時， Y＝ A+A應恒等于 1但由于存在延遲時間 tpd，使得 G G3的輸入信號不同時改變，導致 G4輸入信號也不同時改變，遭成 G4的輸出產(chǎn)生不應出現(xiàn)的負脈沖，該負脈沖對后續(xù)電路將產(chǎn)生造成干擾。 稱： A+A— 0型冒險。 B、 C 1 A A Y1 Y2 tpd2 tpd1 Y 1 B A C Y G1 G2 G3 G4 Y1 Y2 ≥1 ≥1 ≥1 ? Y=A+B+A+C=AA+AC+AB+BC B、 C 0 A A Y1 Y2 tpd2 tpd1 Y 稱： AA— 1型冒險。 當 B＝ C＝ 0時， Y＝ AA應恒等于 0，但考慮 tpd后，輸出端出現(xiàn)了正的干擾脈沖。 ?判 斷 方法： 當 其 它變 量取常 值時 ，若 邏函能化 為 A+A、 AA形式， 則 存在 競爭 冒 險現(xiàn) 象。 ?消除方法： ? 在 電 路 輸 出端接入 濾 波 電 容。 ?在 電 路 輸 入端加 選 通脈沖。 ?在 邏 函中增加冗余 項 。 第四章：觸發(fā)器 概述 觸發(fā)器 觸發(fā)器的電路結構和邏輯功能間的 關系 鍥 而 不 舍 金 石 可 鏤 概述 具有記憶功能的邏輯單元稱為觸發(fā)器。觸發(fā)器是構成時序電路的基本單元。 特點： ?具有 兩個穩(wěn) 定的 狀態(tài) “ 0”和“ 1”； ?根據(jù)需要可以置“ 0”、置“ 1”。 分類： 功能 RS JK D ； T T’ 結構 基本 RS 同步 RS 主從型 。 邊沿型 觸發(fā)器 基本 RS觸發(fā)器 RD SD Q Q 一、電路結構 ?兩與 非 門 交叉耦合而成。 ?兩輸 入端 RD、 SD， 兩 互 補輸 出端 Q、 Q。 ?用 Q端的 狀態(tài) 表示 觸發(fā) 器的 狀態(tài) 。 二、工作原理 維持 置 0 0 置 1 1 約束 1* 1 1 0 1 1 0 Qｎ 0 0 功能 Qｎ +1 RD SD ? 真值 表 RD— 直接復位端。 SD— 直接置位端。 0 1 1 1 0 0 0 1 1 1 1 1 0 0 0 1000 1 0 1 ≥1 ≥1 Q Q SD RD 或非門 ? 時 序 圖 Q Q SD RD 狀態(tài)不定 ? 動 作特點 輸入信號時刻決定著輸出狀態(tài)。 ? 邏輯 符 號 Q Q RD SD Q Q RD SD 與非門 或非門 ?結構簡單 。 ?輸 入信 號 存在 約 束。 ?電 路每 時 每刻都接收 輸 入信 號 。 三、優(yōu)缺點 同步 RS觸發(fā)器 R S Q Q CP 一、電路結構 由基本 RS觸發(fā)器和導引門組成。 二、工作原理 1 1 1 0 0 1 0 0 Qn+1=0 0 約束 1＊ Qn+1=1 1 Qn+1=Qn Qn R S 功 能 Qn+1 CP 0 1 1 1 11 00 0 1 1 1 1 0 0 0 0 1 0 01 0? 動 作特點 在 CP＝ 0時，不接收輸入信號，在 CP＝ 1時才 接收。 輸入信號決定觸發(fā)器的翻轉方向（狀態(tài)），時鐘脈沖決定觸發(fā)器的翻轉時刻，這是所有具有 CP的觸發(fā)器的共同特點。 RD SD ? 時 序 圖 R CP S Q 干擾 錯誤 ? 邏輯 符 號 三、缺點 ? 輸 入仍有 約 束 ? 抗干擾能力差 四、觸發(fā)器邏輯功能的描述方法 ?真值 表 ?時 序 圖 ?特性方程 Qn+1 00 01 11 10 01 R SQn 1 1 1 ?狀態(tài)轉換圖 0 1 R= S=0 R=0,S=1 R=1,S=0 R=0 S= Qn+1=S+RQn SR=0 Q Q R S cp 主從型觸發(fā)器 電路結構 工作原理 1 CP R S Q Q 由兩個同步 RS觸發(fā)器串接和一個電子開關組成。 從觸發(fā)器 從觸發(fā)器 cp R S Qn Qn+1 0 0 0 0 0 0 1 1 1 0 0 1 1 0 01 10 1 0 1 0 0 1 1 1 1 1 0 0 0 1 1 0 01 1 1 0 1* 1 一、主從 RS觸發(fā)器 ? 動 作特點 輸入信號分兩步走，在 CP＝ 1時將 輸入信號接收到主觸發(fā)器中，在 CP＝ 0時再將輸入信號存入到從觸發(fā)器內。 ? 時 序 圖 CP R S Q’ Q 干擾，波形會怎樣？ ? 邏輯 符 號 優(yōu)缺點 ? 輸 入信 號 無 約 束。 ? 易受干 擾 。 二、主從 JK觸發(fā)器 電路結構 在主從 RS觸發(fā)器的基礎上增加兩根反饋線就構成了主從 JK觸發(fā)器。 1R 1S C1 Q Q R S CP 工作原理 1 CP K J Q Q cp J K Qn Qn+1 0 0 0 1 1 0 1 1 01 01 01 01 01 0 1 10 功 能 Qn+1=0 Qn+1=Qn Qn+1=1 Qn+1=Qn 因為與主從 RS基本相同，所以僅分析 J=K=1， Q=0這一種情況。 0 0 0 0 1 1 1 1 1 1 規(guī)律 J≠K J=K J=K=0 J=K=1 Qn+1=J 維持 計數(shù) ? 特性方程 Qn+1=J K Qn+J K Qn+J K Qn+JKQn =J Qn+KQn ? 時 序 圖 Q K CP J 對輸出狀態(tài)有無影響？ ? 動 作特點 在 CP=1期間，要求輸入信號應穩(wěn)定不變，否則有可能導致觸發(fā)器誤動作。 ? 邏輯 符 號 多輸入： 優(yōu)缺點 ? 功能最強。 ? 易受干 擾 。 Q Q Rd K1K2K3 CP 1J C1 1K ＆ ＆ J1J2J3 Sd 1J 1K C1 Q Q J K CP Rd Sd 邊沿型觸發(fā)器 一、 COMS傳輸門邊沿型觸發(fā)器 TG1 1 TG3 TG2 TG4 1 1 D CP CP CP CP CP CP CP CP Q Q ? 工作原理 CP D Qn+1 Qn 0 0 0 0 1 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 0 1 ? 動 作特點 僅在 CP由 0→1 的瞬間接收輸入信號，其它時間輸入信號的變化對觸發(fā)器狀態(tài)無影響。 ? 優(yōu) 缺點 ? 抗干 擾 能力強，可靠性高。 ? 功能 簡單 。 二、維持阻塞觸發(fā)器 電路結構 由基本 RS觸發(fā)器和維持阻塞電路組成。 工作原理 4 3 2 1 D CP Q Q 4 3 2 1 — 置“ 0“維持線 — 置“ 1“阻塞線 — 置“ 0“阻塞線 — 置“ 1“維持線 CP D Qn+1 Qn 0 0 0 0 0 0 1 1 1 1 1 1 0 0 0 0 0 1 1 1 11 ? 特性方程 DDDQnnn ???? 1 ? 動 作特點 在 CP由 0→1 時，觸發(fā)器按輸入信號改變狀態(tài)，在 CP=1期間，即使輸入信號改變，由于維持阻塞的作用，觸發(fā)器的狀態(tài)也不會改變，從而有效地提高了工作的可靠性。 Q CP D 誤動作否？ ? 時 序 圖 ? 邏輯 符 號 Q Q D cp 觸發(fā)器的電路結構和邏輯功能間的關系 觸發(fā)器的邏輯功能和觸發(fā)器的電路結構之間沒有必然的聯(lián)系，同一種邏輯功能的觸發(fā)器可以由不同的電路結構類型，同一種電路結構的觸發(fā)器可以做成不同的邏輯功能。 T及 T‘觸發(fā)器 T： T=0時，維持； T=1時，計數(shù)。 T’： 僅有計數(shù)功能。 概述 時序邏輯電路的分析方法 若干常用的時序邏輯電路 時序邏輯電路的設計方法 第五章 時序邏輯電路 概述 反饋電路將存儲電路的輸出狀態(tài)反饋到組合邏輯電路的輸入端，與輸入信號一起共同決定電路的輸出。 時序邏輯電路的特點 功能特點 而且取決于上一個時刻的輸出狀態(tài)。 包含組合邏輯電路、存儲電路及反饋電路。 任一時刻的輸出信號不僅取決于此時刻的 輸入信號 ， 電路特點 時序邏輯電路的分析方法 同步 時序電路的分析方法 步驟： ； (狀態(tài)方程 )； ； 、輸出方程畫出狀態(tài)轉換表或狀態(tài) 轉換圖； 。 例： 分析圖示電路的邏輯功能。 解： 驅動方程： nn J 120 ?K0=1 ????????????nnnnnnQKJKQJ1201202101Q2 Q1 Q0 Y 1J Q 1K Q C1 1J Q 1K Q C1 1J Q 1K Q C1 ＆ 1 CP nnn QKQJQ ??? 1??????????????????????nnnnnnnnnnnnnnnnnnnnnnnnnnnnnnQ120232120112012023020111010202310∴ 次 態(tài) 方程 為 ： 輸出方程： nn Y 12?????????????????nnnnnnnnnnnnnnnnnQ12023120120111010210次態(tài)方程： 狀態(tài)轉換圖： Q2Q1Q0 Y 000 0 001 0 010 0 011 0 100 0 101 0 111 1 110 1 時序電路邏輯功能的描述 一、狀態(tài)轉換圖 據(jù)次態(tài)方程和輸出方程由電路原態(tài)求出電路 次態(tài)。 二、時序圖 cp Q2 Q1 Q0 三、狀態(tài)轉換表 異步 時序電路的分析方法 本內容歸放到異步計數(shù)器一節(jié)中介紹 若干常用的時序邏輯電路 寄存器 數(shù)碼寄存器 移位寄存器 一、數(shù)碼寄存器 74LS175： Q Q 1D c1