eda第2章pld硬件特性與編程技術(shù)-資料下載頁
2025-01-01 06:48本頁面
【正文】 532 specification. The IEEE Std. 1532 is a standard developed to allow concurrent ISP between multiple PLD vendors.n 電路圖MAX7128的配置電路圖多片 MAX7128的配置電路圖Altera公司的 FPGA的配置共有 7種模式：1. Passive Serial (PS)2. Active Serial (AS)3. Passive Parallel Synchronous (PPS) 4. Fast Passive Parallel (FPP) 5. Passive Parallel Asynchronous (PPA)6. Passive Serial Asynchronous (PSA) 7. Joint Test Action Group (JTAG) JTAG模式可通過 FGPA的 MSEL0,MSEL1引腳選擇被動 /主動串行 /并行異步 /同步？？？有關(guān)配置的術(shù)語n 被動 /主動 是指 FPGA的配置過程是 FPGA發(fā)起 還是配置器件（主 機(jī) host）發(fā)起，如是 FPGA器件發(fā)起配置，則為主動， 否則為被動n 串行 /并行配置數(shù)據(jù)通過一根數(shù)據(jù)線傳送道到 FPGA中為串行，并 行配置一般有 8根數(shù)據(jù)線，速度更快n 異步 /同步異步配置，沒有時鐘信號線，同步配置有時鐘信號線Passive Serial (PS) 被動串行可通過一下 2種方式配置：1. the enhanced configuration devices EPC16, EPC8, and EPC4), EPC2, EPC1, EPC1441 2. serial synchronous microprocessor interface：I. he USB Blaster USB Port Download Cable,II. MasterBlasteTMr munications cable,III. ByteBlasterTM II parallel download cableIV. ByteBlasterMVTM parallel port download cable. 編程與配置 使用 PC并行口對 FPGA配置進(jìn)行 ICR在系統(tǒng)重配置圖 350 PS模式， FLEX10K配置時序 Active Serial (AS) 主動串行1. Configuration with the serial configuration devices (EPCS1 and EPCS4).2. 用于 Cyclone系列器件的配置3. 必須使用 ByteBlaster II電纜Passive Parallel Synchronous (PPS) 被動并行同步1. Configuration with a parallel synchronous microprocessor interface.用于 微處理器對 FPGA進(jìn)行配置，配置為并行傳輸，同步Fast Passive Parallel (FPP) 快速被動并行Configuration with an enhanced configuration device or parallel synchronous microprocessor interface where 8 bits of configuration data are loaded on every clock cycle. Eight times faster than PPS.比 PPS模式快 8倍的配置模式，其他同 PPSPassive Parallel Asynchronous (PPA)被動并行異步Configuration with a parallel asynchronous microprocessor interface. In this scheme, the microprocessor treats the target device as memory.用于微處器配置電路Passive Serial Asynchronous (PSA)被動串行異步Configuration with a serial asynchronous microprocessor interface. 用于微處器配置電路，串行線路Joint Test Action Group (JTAG) JTAG模式Configuration through the IEEE Std. (JTAG) pins. (1)1. 使用 JTAG接口配置，2. 調(diào)試時最常用的配置方式FPGA配置電路圖： Cyclone器件多個 Cyclone器件配置 調(diào)試時的 Cyclone器件配置配置電路的設(shè)計問題1. 選擇合適的配置模式（ PS,JTAG,AS等）根據(jù) FPGA類型，并考慮 調(diào)試和運行 2種狀態(tài)的配置模式1. 選擇配置器件（ EPC2,EPS1， MCU等）根據(jù)器件， FPGA類型，芯片的價格等1. 選擇一種編程電纜，可自行制作配置電纜電路根據(jù) FPGA類型，一般按：I. ByteBlaster II II. ByteBlaster MVIII. ByteBlaster的順序選擇。ByteBlaster II編程 電纜電路ByteBlaster II的 10 PIN 插頭定義ByteBlaster MV 編程電纜電路ByteBlaster MV的 10 PIN 插頭定義ByteBlaster 編程電纜電路ByteBlaster 的 10 PIN 插頭定義The end.謝謝觀看 /歡迎下載BY FAITH I MEAN A VISION OF GOOD ONE CHERISHES AND THE ENTHUSIASM THAT PUSHES ONE TO SEEK ITS FULFILLMENT REGARDLESS OF OBSTACLES. BY FAITH I BY FAITH
畢業(yè)設(shè)計相關(guān)推薦
鄂ICP備17016276號-1