歸納利用quartusⅱ進行vhdl文本輸入設計的流程從文件輸入一直到signal-資料下載頁
2024-12-31 19:10本頁面
【正文】 端口的說明。 表 33 SignalTapⅡ 兆函數端口的說明 SignalTapⅡ 邏輯分析儀的使用 SignalTapⅡ 邏輯分析儀的使用 3．在設計文件中實例化 SignalTapⅡ 邏輯分析儀 在實際工程設計中實例化 SignalTapⅡ 邏輯分析儀的過程與實例化其他 VHDL或 Verilog HDL兆函數相同。在設計中實例化SignalTapⅡ 文件以后，是為了在目標 FPGA器件中配置邏輯分析儀，必須重新編譯 QuartusⅡ 工程文件。 SignalTapⅡ 邏輯分析儀的使用 3 SignaITapⅡ 邏輯分析儀的器件編程 在 QuartusⅡ 軟件完成 SignalTapⅡ 邏輯分析儀并編譯完成以后，打開 STP文件，接下來是完成 SignalTapⅡ 邏輯分析儀器件編程。具體步驟如下： (1)在 STP文件中，在 JTAG Chain設置部分選擇 SignalTapⅡ 邏輯分析儀的 SRAM對象文件 (． sof)。 (2)再單擊“ Scan Chain”按鈕，檢測器件。 (3)在 Device列表中選擇目標器件。 (4)單擊“ ProgramDevice”圖標進行器件編程下載，如圖 12所示。 SignalTapⅡ 邏輯分析儀的使用 圖 12SignalTapⅡ 邏輯分析儀編程 SignalTapⅡ 邏輯分析儀的使用 4查看 SignalTaPⅡ 采樣數據 在 SignalTapⅡ 窗口中，選擇 Run Analysis或 AutoRun Analysis，啟動 SignalTapⅡ 邏輯分析儀。當設置的觸發(fā)條件滿足時，SignalTapⅡ 邏輯分析儀開始捕獲數據。 在 QuartusⅡ 軟件的 SignalTapⅡ 工具條上有四個執(zhí)行邏輯分析儀選項，如圖 12左上角所示。 SignalTapⅡ 邏輯分析儀的使用 ● Run Analysis：單步運行 SignalTapⅡ 邏輯分析儀。即執(zhí)行該命令后， SignalTapⅡ 邏輯分析等待觸發(fā)事件，當觸發(fā)事件一旦發(fā)生便開始采集數據，然后停止。 ● AutuRun Analysis：執(zhí)行該命令后， SignalTapⅡ 邏輯分析儀連續(xù)捕獲數據，直到用戶按下 Stop Analysis為止。 ● Stop Analysis：停止 SignalTapⅡ 分析。如果觸發(fā)事件還沒有發(fā)生，則不會有采集到的數據顯示出來。 ● Read Data：顯示捕獲的數據。如果觸發(fā)事件還沒有發(fā)生，我們可以通過單擊該按鈕查看當前捕獲的數據。 QuartusⅡ 軟件的 SignalTapⅡ 邏輯分析儀自動將采集到的數據顯示在 SignalTapⅡ 界面的 Data標簽頁中，如圖 12所示。 SignalTapⅡ 邏輯分析儀的使用 圖 12SignalTapⅡ 邏輯分析儀采集數據 歸納利用 QuartusⅡ 進行 VHDL文本輸入設計的流程 :從文件輸入一直到 SignalTapⅡ 測試。 習題 SignalTapⅡ 邏輯分析儀的使用
教學課件相關推薦
鄂ICP備17016276號-1