【導(dǎo)讀】頻壓縮運(yùn)用標(biāo)準(zhǔn)的亮點(diǎn)，而這種運(yùn)用比起專門(mén)的壓縮芯片更具有靈活性和升級(jí)潛力。斷發(fā)展的現(xiàn)代工業(yè)技術(shù)對(duì)圖像信息的采集，處理或傳輸提出了更高的要求。利用TMS320DM642提供的專用視頻端口通過(guò)EDMA傳輸數(shù)據(jù)使視頻

　　

【正文】 字節(jié)的讀寫(xiě)操作。 圖 MT48LC4M32B2 與 DM642 連接圖 在圖 的電路中， DM642 的數(shù)據(jù)總線引腳、地址總線引腳和 EMIFA 功能控制引腳均通過(guò)小電阻與 SDRAM 芯片的相應(yīng)引腳連接，這種設(shè)計(jì)具有兩方面優(yōu)點(diǎn)： ① 通過(guò)小電阻調(diào)節(jié)電路的阻抗匹配，由于信號(hào)線阻抗很小，串上一個(gè)小電阻后，可以改善匹配，避免信號(hào)震蕩； ② 減少信號(hào)邊沿雜波，過(guò)濾高頻信號(hào)噪聲，避免過(guò)沖等，串聯(lián)電阻與信號(hào)線的分布電容以及負(fù)載的輸入電容等形成了 RC 電路，降低了信號(hào)邊沿處的瞬時(shí)變化 。在高頻信號(hào)電路中一般考慮使用小電阻，在低頻信號(hào)電路中無(wú)需使用，器件之間引腳可 基于 DSP的圖像采集系統(tǒng)設(shè)計(jì) 第 19 頁(yè) 共 51 頁(yè) 直連即可。 I2C 接口 DM642 片上帶有一個(gè) I2C 接口 SDA(D3)和 SCL(E4)， DM642 通過(guò) I2C 接口與外部I2C 外設(shè)通信，如 I2C EEPROM、 I2C 視頻 編 /解 碼器等， I2C 通信的數(shù)據(jù)傳輸率一般包括100K 和 400K 兩種，支持多機(jī)通信，但同一時(shí)刻只允許存在一個(gè)主控設(shè)備，被控設(shè)備均適用唯一的地址標(biāo)識(shí)符， I2C 通信具有完備的通信協(xié)議，發(fā)送 START 起始位啟動(dòng)通信，獲得總線控制權(quán)，發(fā)送 STOP 位結(jié)束 通信，釋放總 線控制權(quán)。發(fā)送 START 位后在發(fā)送被控制設(shè)備的地址，其中高 7 位為地址碼，第 0 位為讀 /寫(xiě)控制標(biāo)志 RW， RW=0 表示向被控制設(shè)備寫(xiě)數(shù)據(jù)， RW=1 表示從被控制設(shè)備讀數(shù)據(jù)。被控制設(shè)備接收到主機(jī)發(fā)送的地址后，把該地址與自身設(shè)備地址比較，如果主控制設(shè)備發(fā)送的地址和自身設(shè)備地址相同，被控設(shè)備在第 9 個(gè)時(shí)鐘周期發(fā)送應(yīng)答信號(hào)，在數(shù)據(jù)發(fā)送過(guò)程中，總是高位在前，地位在后。 I2C 協(xié)議的讀寫(xiě)操作可以概括為如下步驟。 I2C 通信的寫(xiě)操作： （ 1）當(dāng)主控設(shè)備檢測(cè)到 I2C 總線處于空閑狀態(tài)時(shí)，首先發(fā)送 START 位獲得 I2C 總線控制權(quán)。 （ 2） 發(fā)送尋址字節(jié)（ 7 位地址位 +1 位讀寫(xiě)控制位）。 （ 3）主控設(shè)備等待被控設(shè)備發(fā)送應(yīng)答位（ ACK） 。 （ 4）主控設(shè)備接收到 ACK 位后開(kāi)始發(fā)送第 1 個(gè)數(shù)據(jù)字節(jié)。 （ 5）主控設(shè)備等待被控設(shè)備發(fā)送的應(yīng)答位，如果應(yīng)答位是 ACK，則繼續(xù)發(fā)送數(shù)據(jù)，如果應(yīng)答位是 NACK，停止發(fā)送數(shù)據(jù)。 （ 6）主控設(shè)備發(fā)送完成全部數(shù)據(jù)后，發(fā)送一個(gè) STOP 停止位，結(jié)束 I2C 信號(hào)釋放總線控制權(quán)。 I2C 通信的讀操作： （ 1）主控設(shè)備檢測(cè)到 I2C 總線空閑時(shí)，發(fā)送 START 起始位 。 （ 2）發(fā)送地址字節(jié)到 I2C（ 7 位地址位 +1 位讀寫(xiě)控制位） 。 （ 3）被尋址 的設(shè)備發(fā)送應(yīng)答信號(hào) ACK。 （ 4）主控設(shè)備接收到 ACK 后釋放數(shù)據(jù)總線，開(kāi)始接收第 1 個(gè)數(shù)據(jù)字節(jié) 。 （ 5）主控設(shè)備接收到數(shù)據(jù)后，發(fā)送 ACK 應(yīng)答信號(hào)表示繼續(xù)傳送數(shù)據(jù)，發(fā)送 NACK信號(hào)表示傳送數(shù)據(jù)結(jié)束 。 SDA 和 SCL 兩條信號(hào)線均處于高電平時(shí)， I2C 總線處于空閑狀態(tài)，總線上的所有器 基于 DSP的圖像采集系統(tǒng)設(shè)計(jì) 第 20 頁(yè) 共 51 頁(yè) 件釋放總線。時(shí)鐘信號(hào) SCL 處于高電平，數(shù)據(jù)信號(hào) SDA 在下降沿是產(chǎn)生 START 起始位， SDA 在上升沿時(shí)產(chǎn)生 STOP 停止位。 I2C 總線的數(shù)據(jù)都是以字節(jié)（ 8 位）方式傳送的，發(fā)送器件每發(fā)送一個(gè)字節(jié)，在時(shí)鐘的第 9 個(gè)脈沖期間釋放數(shù)據(jù)總線，由接收器發(fā)送一個(gè) ACK（把數(shù)據(jù)總線的電平拉低）來(lái)表示數(shù)據(jù)成功接收；相反，在時(shí)鐘周期第 9 個(gè)脈沖期間發(fā)送器釋放數(shù)據(jù)總線，接收器若不拉低數(shù)據(jù)總線表示一個(gè) NACK 信號(hào)。 NACK信號(hào)有兩方面作用，第 1 個(gè)作用時(shí)表示接收器未成功接收到數(shù)據(jù)字節(jié)；第 2 個(gè)作用是對(duì)于主控設(shè)備而言，接收到最后一個(gè)字節(jié)便發(fā)送 NACK 信號(hào)通知被控設(shè)備發(fā)送器結(jié)束數(shù)據(jù)發(fā)送，并釋放數(shù)據(jù)總線，以便主控設(shè)備發(fā)送 STOP 信號(hào)。 I2C 通信的時(shí)序如圖 所示。 圖 I2C 時(shí)序圖 I2C 接口的擴(kuò)展 如果 DM642 外圍要多加幾片 TVP5150 或 SAA7121 芯片，即要多擴(kuò)展幾路輸入輸出的話，部分芯片的 I2C 設(shè)備地址相同，可以考慮使用 SN74CBT3257 等通道控制芯片擴(kuò)展多路 I2C 接口，使用 GPIO 引腳或者 CPLD 芯片來(lái)使能 I2C 通道，然后基于不同的I2C 通道對(duì)芯片逐一配置。 SN74CBT3257 是一種 1 輸入端口 2 個(gè)輸出端口的芯片，當(dāng)S= /OE=0 時(shí)， B1 端口的 4 個(gè)引腳 1B1～ 1B4 與 A 端口的四個(gè)引腳 1A～ 4A 連通，利用該芯片的通道選擇功能設(shè)計(jì) I2C 通道的擴(kuò)展。 若 DM642 外部帶有 4 片 TVP5150 芯片，對(duì)其進(jìn)行編號(hào) TVP5150 TVP5150 TVP51503 和 TVP51504，把 TVP51501 和 TVP51502 芯片的 I2C設(shè)備地址固定為 0xB8（讀操作對(duì)應(yīng) 0xB9），把 TVP51503 和 TVP51504 芯片的 I2C 設(shè)備地址固定為 0xBA（讀操作對(duì)應(yīng) 0xBB），兩種 I2C 地址芯片的 I2C 接口分別對(duì)應(yīng) SCL0、 SDA0 和 SCL SDA1信號(hào)，使用 SN74CBT3257 設(shè)計(jì)的 I2C 接口選擇如圖 所示 。 基于 DSP的圖像采集系統(tǒng)設(shè)計(jì) 第 21 頁(yè) 共 51 頁(yè) 圖 I2C 接口擴(kuò)展 由 IIC_SEL 信號(hào)控制 I2C 通道的選擇， IIC_SEL 信號(hào)引腳可連接到 DM642 的 GPIO引腳上，或者連接到系統(tǒng)中的 CPLD 芯片的輸出引腳，當(dāng) IIC_SEL=0 時(shí)， B1 口有效，可以使用 SCL 和 SDA 配置 TVP51501 和 TVP51503 芯片；當(dāng) IIC_SEL=1 時(shí)， B2 口有效，可使用 SCL 和 SDA 配置 TVP51502 和 TVP51504 芯片 。 硬件復(fù)位 和時(shí)鐘電路 電路 為確保微機(jī)系統(tǒng)中電路穩(wěn)定可靠工 作，復(fù)位電路是必不可少的一部分，復(fù)位電路的第一功能是上電復(fù)位。一般微機(jī)電路正常工作需要供電電源為 5V177。5%，即～ 。由于微機(jī)電路是時(shí)序數(shù)字電路，它需要穩(wěn)定的時(shí)鐘信號(hào)，因此在電源上電時(shí)，只有當(dāng) VCC 超過(guò) 低于 以及晶體振蕩器穩(wěn)定工作時(shí)，復(fù)位信號(hào)才被撤除，微機(jī)電路開(kāi)始正常工作。 當(dāng)單片機(jī)上電瞬間由于電容電壓不能突變會(huì)使電容兩邊的電位相同，此時(shí) /RESET為低電平，之后隨著時(shí)間推移電源通過(guò)電阻對(duì)電容充電，充滿電時(shí) /RESET 為高電平。正常工作為高電平，低電平復(fù)位。 S 按下時(shí)， 電容放電，電容兩端電壓降為零，系統(tǒng)復(fù)位， S 松手， C 又充電，幾個(gè)毫秒后，單片機(jī)進(jìn)入工作狀態(tài)。本系統(tǒng)的復(fù)位電路如圖 所示。 基于 DSP的圖像采集系統(tǒng)設(shè)計(jì) 第 22 頁(yè) 共 51 頁(yè) 圖 系統(tǒng)復(fù)位電路與時(shí)鐘電路 時(shí)鐘電路是微機(jī)系統(tǒng)的心臟，系統(tǒng)以時(shí)鐘頻率為基準(zhǔn)，一個(gè)節(jié)拍一個(gè)節(jié)拍的工作，時(shí)鐘發(fā)生方式分為內(nèi)部時(shí)鐘和外部時(shí)鐘兩種，其中內(nèi)部時(shí)鐘是利用單片機(jī)內(nèi)部用于構(gòu)成振蕩器的高增益反相放大器和外部晶振作為反饋元件來(lái)實(shí)現(xiàn)的，而外部時(shí)鐘是利用專用時(shí)鐘發(fā)生芯片來(lái)實(shí)現(xiàn)。 本系統(tǒng)采用外部時(shí)鐘方式， 50MHZ 有源晶振輸出時(shí)鐘信號(hào)再經(jīng) DSP 內(nèi)部分頻作為系統(tǒng)工作時(shí)鐘。本系 統(tǒng)的時(shí)鐘電路如圖 所示。 電源設(shè)計(jì) 對(duì)于 TMS320DM642 高速電路，需要有穩(wěn)定干凈的電源，電路板上有 5V電源接口，分別經(jīng)過(guò)兩路電壓轉(zhuǎn)換電路產(chǎn)生 1. 4V和 3. 3V電壓，分別為 DSP 芯片內(nèi)核和 I/O 外圍供電，其中 3. 3V還分為數(shù)字和模擬兩種。通過(guò)另外的電壓轉(zhuǎn)換電路產(chǎn)生 3. 3V電壓，專為視頻編解碼器供電。 TMS320DM642 芯片需要兩種電源，分別為 CPU核心和周邊 I/O 接口供電。對(duì)于一般的 DSP 要求在上電過(guò)程中，應(yīng)當(dāng)保證內(nèi)核電源先上電，最晚也應(yīng)當(dāng)與 I/O 電源一起加。關(guān)閉電 源時(shí)，先關(guān) I/O 電源，再關(guān)內(nèi)核電源。需要指出的是，這些供電次序上的要求并不是一定必須滿足的，如果實(shí)際系統(tǒng)中只能 I/O 電源先加電，那么必須保證在整個(gè)上電過(guò)程中， I/O 電源不會(huì)超過(guò)內(nèi)核電源 2V，而且整個(gè)上電過(guò)程應(yīng)該在 25ms 內(nèi)完成。 講究供電次序的原因在于 ： 如果只有 CPU內(nèi)核獲得供電，周邊工 I/O 沒(méi)有供電，對(duì)芯片是不會(huì)產(chǎn)生任何損害的，只是沒(méi)有輸入 /輸出功能而已 ； 如果反過(guò)來(lái)，周邊 I/O 得到供電而 CPU 內(nèi)核沒(méi)有加電，那么芯片緩沖 /驅(qū)動(dòng)部分的二極管將處在一個(gè)未知狀態(tài)下工作，這是非常危險(xiǎn)的。在有一定安全措施保障的前提下 ，允許兩個(gè)電源同時(shí)加電，兩個(gè) 基于 DSP的圖像采集系統(tǒng)設(shè)計(jì) 第 23 頁(yè) 共 51 頁(yè) 都必須在 25ms 內(nèi)達(dá)到規(guī)定電平的 95%。 TMS320DM642 芯片對(duì)于內(nèi)核和 I/O 端口上電順序沒(méi)有特別的要求，主要保證兩種電壓上電前后不超過(guò) 1s 就可以了。 對(duì) DSP 提供雙電源的一個(gè)最簡(jiǎn)單的方法是，利用一個(gè)電源驅(qū)動(dòng)兩個(gè)線性穩(wěn)壓模塊，產(chǎn)生需要的 I/O 電源和內(nèi)核電源， I/O 電源和內(nèi)核電源由同一個(gè)電源產(chǎn)生，所以在加電次序上不存在什么問(wèn)題。 圖 電源電路 為 I/O 外圍供電的轉(zhuǎn)換電路如圖 所示。電壓轉(zhuǎn)換芯片采用 TI 公司高性能的TPS54310 芯片。 TPS54310 是集成功 率 MOSFET 的 DCDC 調(diào)整器 IC 系列 SWIFT 的成員， 3V至 6V輸入， 0. 9V到 3. 3V可調(diào)輸出，連續(xù)額定電流達(dá) 3A，集成了構(gòu)成同步整流 BUCK 型 DCDC 模塊所有需要的有源器件，此芯片的電壓輸出范圍 0. 9V～ V 3. 3V，誤差在 1%以內(nèi) 。 基于 DSP的圖像采集系統(tǒng)設(shè)計(jì) 第 24 頁(yè) 共 51 頁(yè) 4 系統(tǒng)軟件設(shè)計(jì) 主程序設(shè)計(jì)流程圖 基于 DM642 的圖像采集系統(tǒng)的軟件設(shè)計(jì)的出程序設(shè)計(jì)流程圖如圖 所示，本軟件設(shè)計(jì)主要包括 三 大部分： 解碼 ； 處理；圖像編碼。 開(kāi) 始B O O T F R O M F L A S H系 統(tǒng) 初 始 化數(shù) 據(jù) 采 集 編 碼一 幀 結(jié) 束 ？圖 像 處 理數(shù) 據(jù) 解 碼 顯 示一 幀 結(jié) 束 ？NYYN主 程 序 圖 主程序設(shè)計(jì)流程圖 如圖 主程序?qū)φ麄€(gè)系統(tǒng)硬件進(jìn)行初始化，包括 DM642 的上電初始化、 DM642的寄存器和系統(tǒng)配置引腳的設(shè)置、利用 I2C 總線對(duì) TVP5150 和 SAA7121 進(jìn)行寄存器設(shè)置 （程序見(jiàn)附錄 B） 。 基于 DSP的圖像采集系統(tǒng)設(shè)計(jì) 第 25 頁(yè) 共 51 頁(yè) 子程序設(shè)計(jì) 子程序設(shè)計(jì)包括圖像解碼和圖像編碼。 CPU在 1 個(gè)時(shí)刻只能處理一路數(shù)據(jù)，因此在DM642 外擴(kuò)展了 2 個(gè) SDRAM，在系統(tǒng)工作的 任一時(shí)刻，一個(gè)御用圖像的采集，采集部分向該存儲(chǔ)區(qū)寫(xiě)圖像數(shù)據(jù)，另一個(gè)用于外不對(duì)圖像的讀取， DSP 可以讀取該存儲(chǔ)區(qū) 中的圖像數(shù)據(jù) （程序見(jiàn)附錄 B） 。 圖像 編碼 程序設(shè)計(jì) 圖像編碼程序的設(shè)計(jì)主要完成的功能是，對(duì)采集到的圖像信號(hào)進(jìn)行分析和處理，并進(jìn)行儲(chǔ)存以備顯示使用 （程序見(jiàn)附錄 B） ， 程序設(shè)計(jì)的流程圖如圖 所示： T V P 5 1 5 0 寄存 器 初 始 化幀 信 號(hào) 檢 測(cè) 到 ？行 信 號(hào) 檢 測(cè) 到 ？像 素 信 號(hào) 檢 測(cè) 到 ？讀 取 數(shù) 據(jù) ， 像素 計(jì) 數(shù) 值 1像 素 計(jì) 數(shù) 值 = 0 ？行 信 號(hào) 計(jì) 數(shù) 值 1 = 0幀 結(jié) 束 返 回NYNYNYNNYY視 頻 編 碼 程 序 圖 視頻解碼程序設(shè)計(jì)流程 基于 DSP的圖像采集系統(tǒng)設(shè)計(jì) 第 26 頁(yè) 共 51 頁(yè) 圖像 解碼 程序設(shè)計(jì) 圖像編碼程序的設(shè)計(jì)主要完成的功能是，對(duì)采集到并存儲(chǔ)的圖片信息進(jìn)行編碼輸出，以驗(yàn)證所采集到得信號(hào)的質(zhì)量，驗(yàn)證整個(gè)系統(tǒng)工作狀態(tài)是否符合設(shè)計(jì)要求 （程序見(jiàn)附錄 B） 。圖像編碼程序設(shè)計(jì) 流程圖如圖 所示： S A A 7 1 2 1 寄存 器 初 始 化置 位 幀 信 號(hào)置 位 行 信 號(hào)置 位 像 素 時(shí)鐘 信 號(hào)輸 出 圖 像 數(shù) 據(jù)清 零 像 素 時(shí)鐘 信 號(hào)像 素 時(shí) 鐘 計(jì) 數(shù) 1 = 0 ？清 零 行 信 號(hào)行 信 號(hào) 計(jì) 數(shù) 值 1 = 0 ？清 零 幀 信 號(hào)一 幀 顯