【導(dǎo)讀】示的軟件控制,通過(guò)通信接口下載波形數(shù)據(jù)實(shí)現(xiàn)波形數(shù)據(jù)更新,可產(chǎn)生高分辨率輸出波形。的信號(hào)乃至于任意信號(hào),可用于對(duì)瞬變波形和電子設(shè)備中出現(xiàn)的各種干擾的模擬。如圖1為DDS基本組成框圖。一的參考時(shí)鐘下工作,每個(gè)時(shí)鐘周期相位累加器作加法運(yùn)算一次。對(duì)于幅值歸一化的正弦波信號(hào)的瞬時(shí)。幅值信息的功能。DDS相位累加器的字長(zhǎng)是N);頻率切換速度快,可達(dá)us量級(jí);頻率切換時(shí)相位連續(xù);離器件構(gòu)建的DDS電路有其自身無(wú)法克服的缺點(diǎn),主要表現(xiàn)在電磁兼容和系統(tǒng)工作頻率上。應(yīng)用于各個(gè)領(lǐng)域。AD9852也可以產(chǎn)生FSK、PSK、線性調(diào)頻以及幅度調(diào)制的信號(hào)。都集成了D/A轉(zhuǎn)換器,精度最高可達(dá)12bit。由于DDS的周期性,輸出雜散頻譜往往表現(xiàn)為離散譜。CPLD及FPGA的發(fā)展為實(shí)現(xiàn)DDS提供了更好的技術(shù)手段。方便,并且還大大縮短了系統(tǒng)研制的周期,縮小了數(shù)字電路系統(tǒng)的體積和所用芯片的品種。用FPGA設(shè)計(jì)DDS電路比采用專(zhuān)用DDS芯片更為靈活。