【正文】 nal address 地址遞增速率由 rate ramp bits 數(shù)值決定 Beginning address T Io updata T F 第 23 頁 共 58 頁 線性掃頻 （ 1）線性掃頻圖 圖 線性掃頻圖 （ 2）實現(xiàn)方法： 使 AD9954 工作于線性掃頻模式下 ,即使 AD9954 線性掃頻使能位為“ 1”。之后往 FTW0寄存器輸入起始頻率值、 FTW1 寄存器輸入終止頻率值、 RSRRW 寄存器中輸入頻率從低到高變化時頻率更新速率值、 FSRRW 寄存器中輸入頻率從高到低變化頻率時更新速率值、RDFTW 寄存器輸入頻率從低到高化時每次頻率更新步進， FSFTW 寄存器輸入頻率從高到低變化時每次頻率更新步進。由外部輸入引腳 PS0 控制掃頻方向，由外部引腳 IO UPDATA向 AD9954 發(fā)送一個脈沖或改變 PS0 原有值將會啟動一次新掃頻。 圖 線性掃頻 NO DWELL 位為“ 0” 圖 線性掃頻 NO DWELL 位為“ 1” F T 第 24 頁 共 58 頁 正弦波 AM 內調制 （ 1） 輸出波形 ： 圖 AM 內調制輸出波形圖 (2) 實現(xiàn)方法： 調制度 K=Δ U/U。 輸出信號的幅度按正弦函數(shù)變化 而變化 。使 AD9954 工作于手動輸出信號的幅度調節(jié)模式（只須對 ASF寄存器操作，數(shù)值范圍 00x3fff）。 因為 ASF 為 0x3fff（ 16383）時對應輸出幅度最大，要實現(xiàn) 100%調制則要把輸出的中心幅度設為 Uc=16383/1+K。 按公式 ASF 值 =Uc+sinΦ *K*Uc Φ =(0186。360186。)可預先算好存在存儲器中以被調用。 正弦波 FM 內調制 輸出信號的頻率按正弦函數(shù)變化 而變化 。利用 AD9954 內部 RAM 對頻率控制字 FTW控制實現(xiàn) FM 調制。 調制度 K=Δ F/F0 按公式 FTW=F0+Δ F* sinΦ Φ =(0186。~360186。)算出頻率碼存入 AD9954 RAM 地址單元中。使 AD9954 工作于 Continuous Recirculate 模式 ： 每個地址對應一個頻點 RAM 地址 Final address 地址遞增速率由 rate ramp bits 數(shù)值決定 Beginning address Io updata T 圖 FM 實現(xiàn)原理圖 AM 外調制 （ 8 位 AD 采樣） （ 1） AM 外調制 波形 如圖 ： （ 2）實現(xiàn)方法： 調制度 K=Δ U/U 上面視圖前提是被調信號剛好合乎 AD 滿幅采樣。在 AD9954 中對輸出幅度控制寄存Δ U UC U 第 25 頁 共 58 頁 器 ASF數(shù)值范圍“ 0000H~3fffH”，我們假設輸出的中心幅度碼設立在 ASF 中心值上，即為 3fffH/2。 CAD 均為 AD 采樣值。 CAD2 CAD1 AD 采樣值 =FFH AD 采樣值 =7FH AD 采樣值 =00H Δ U0 U 圖 AM 外調制波形圖 首先，把 AD 采樣值為 0的幅度碼算出： Vmin=(3fffH/2)K*(3fffH/2) 之后，把 AD 采樣值從“ 00H” “ ffH”對應幅度碼算出： V=Vmin+CAD*{[K*(3fffH/2)]/80H} (0=CAD=0xff) 80H 為 8位 AD 中間值 把每次通過 AD采樣回來的值換算成對應的幅度碼后送往 AD9954內的 ASF寄存器實現(xiàn)幅度調制。從而實現(xiàn)對外部信號的 AM 調制 。 FM 外調制 （ 8 位 AD 采樣） （ 1） FM 外調制 波形 圖： CAD1 CAD2 圖 FM 外調制波形圖 （ 2）實現(xiàn)方法： 設Δ F為最大頻偏， 首先：算出最低頻率碼（即 AD 采樣值為 0時） Fmin=F0Δ F。 輸出頻率值： F=Fmin+ (CAD*Δ F)/80H (0=CAD=0xff) 第 26 頁 共 58 頁 之后使 AD9954 工作于單一模 式下，通過實時單點頻率來實現(xiàn)對外部信號的 FM 調制 。 7 具體硬件電路實現(xiàn) 前端信號調理 由寬帶運放 AD0822（ G=1 B=130MHz）和可程控增益放大器（ MCP6S/2 SPI 接口協(xié)議）構成。 圖 前端信號調理電路圖 AD0820 接口電路 圖 AD0820 接口電路圖 232 接口 為了使用戶更好的使用該系統(tǒng)，基于虛擬儀器的概念，在 PC 機上編寫出較為直觀的儀器界面，使儀器操作簡單化。 PC機與目標板由 232接口相連。具體電路如圖 。 單片機 、 CPLD、 AD9954 電路 由于單片機在完成串行數(shù)據(jù)傳輸?shù)乃俣忍?，無法滿足系統(tǒng) AM、 FM調制，所以單片 機與 AD9954 之間的數(shù)據(jù)傳輸必須由硬件完成。系統(tǒng)中采用了 Altera 公司的 MAX7000 系列芯片 EPF7064來完成單片機到 AD9954之間的轉接。這樣大大的提高了單片機到 AD9954 第 27 頁 共 58 頁 數(shù)據(jù)傳輸，滿足了系統(tǒng)總體需求。 圖 RS232 接口電路圖 EPF7064 內部組成 EPF7064 內部電路主要功能是完成 8 位并行數(shù)據(jù)到串行數(shù)據(jù)傳輸?shù)霓D換。 CPLD 的開發(fā)采用了 MAXPLUSSII 開發(fā)工具，利用 MAXPLUSSII軟件內部自帶功能器件，再結合自己用 VHDL 語言編寫出的功能模塊完成整體開發(fā)。 圖 EPF7064 與 AD9954 接口電路圖 第 28 頁 共 58 頁 圖 EPF7064 內部原理圖 EPF7064 工作時序圖 圖 EPF7064 工作時序圖 濾波器設計 由于系統(tǒng)信號輸出頻率太高，一般的有源濾波 器很難達到要求。所以系統(tǒng)中設計了一個 7 階 100MHz 低通橢圓濾波器。橢圓濾波器與其他無源濾波器相比最大的優(yōu)點就截止頻率點陡度好。 圖 濾波器原理圖 第 29 頁 共 58 頁 圖 濾波器頻譜 EWB 仿真圖 鍵盤設計 考慮較好的鍵盤接口芯片難以買到，所以在本系統(tǒng)中采用一片 AT89C51 芯片自制了4*4 矩陣式鍵盤。數(shù)據(jù)傳輸模擬 IIC 總線時序，把按鍵數(shù)據(jù)送往主機。 電源設計 為了使系統(tǒng)脫離外部穩(wěn)壓電源可工作，在系統(tǒng)中設計一個能滿足系統(tǒng)需求的電源系統(tǒng)是必須的。系統(tǒng)正常工作，需要三組電源 +5V、 +、 + 輸入。