【正文】 。并發(fā)信號賦值語句還可以分兩種形式：條件信號賦值語句和選擇信號賦值語句：第一種，條件信號賦值語句的一般形式是： 目的信號量＜＝表達(dá)式1 when條件 l else 表達(dá)式2 when條件2 else 表達(dá)式3 when條件3 else 表達(dá)式n；表示當(dāng) when后指定的條件滿足，則將相應(yīng)表達(dá)式的值代入目的信號量；否則判斷下一個表達(dá)式的條件。例如，利用條件信號賦值語句來描述一個四選一邏輯電路： entity mux4 is port( i0,i1,i2，i3, a, b：in STD_LOGIC； q: out STD_LOGIC)； end mux4。 architecture rt1 of mux4 is signal sel： STD_LOGIC_VECTOR(1 downto 0 )； begin sel＜= b＆a。 q ＜＝ i0 when sel＝“00” else i1 when sel＝“01” else i2 when sel＝“10” else i3 when sel =“11”； end rtl；由此可見，條件信號賦值語句相當(dāng)于一個帶有if語句的進(jìn)程。第二種，選擇信號賦值語句如果說條件信號賦值語句與帶有if語句的進(jìn)程等價，那么選擇信號賦值語句與帶有case語句的進(jìn)程等價。其形式為：with 表達(dá)式 select 目的信號量 = 表達(dá)式1 when條件1； 表達(dá)式2 when條件2； 表達(dá)式n when條件n； 例如，上例中的條件信號賦值語句可以用選擇信號賦值語句代替： with sel select q＜= i0 when“00”。i1 when“01”。 i2 when“10”。 i3 when“11”。 generate（生成）語句 一個實際電路往往會由許多重復(fù)的基本結(jié)構(gòu)組成, 生成語句可用來簡化這一類電路的描述。見下面描述八個倒相器的例子: entity Invert_8 is port ( Inputs : Bit_vector (1 to 8 ) 。 Outputs : out Bit_vector (1 to 8 ) ) 。 end Invert_8 。 architecture Invert_8 of Invert_8 is ponent Inverter port ( I1 : Bit 。 O1 : out Bit ) 。 end ponent 。 begin G : for I in 1 to 8 generate Inv : Inverter port map ( Inputs( I ), Outputs ( I ) ) 。 end generate 。 end Invert_8 。 上述倒數(shù)第三行的端口映射方式稱為 位置映射,它將第一個實際端口Inputs( I ) 與元件說明中的第一個局部端口I1建立聯(lián)系, 而將第二個實際端口outputs( I ) 與第二個局部端口O1建立聯(lián)系。如果改成下列映射形式, 就稱為 “命名映射” : Inv : Inverter port map ( I1 = Inputs( I ), O1 = Outputs( I ) ) 。167。54 VHDL應(yīng)用實例 交通燈控制器設(shè)計一個控制交叉路口(如圖54)的交通燈控制器。在鄉(xiāng)間小路的每一面上都有探測器來監(jiān)測汽車出現(xiàn)的情況。只有在小路上發(fā)現(xiàn)有車時高速公路上的交通燈才有可能為紅燈。一般情況下，高速公路上的交通燈為綠色。 F C FL H HL H FL HL C F 圖54公路和小路的十字路口交通燈圖54中，F(xiàn)（famroad）為鄉(xiāng)間小路，H（highway）為高速公路，C為探測器，HL為高速公路上的交通燈，F(xiàn)L為鄉(xiāng)間小路上的交通燈。本節(jié)以交通燈控制器的行為級設(shè)計為例，說明VHDL程序的設(shè)計方法。設(shè)計交通燈控制器按以下步驟進(jìn)行：規(guī)格設(shè)計、產(chǎn)生詳細(xì)說明：首先要確定設(shè)計問題的特性。本例中，交通燈控制器需要經(jīng)歷四個狀態(tài)：1) (穩(wěn)態(tài))HL=綠，F(xiàn)L＝紅；當(dāng)小路上有汽車，且公路上的交通燈為綠的時間達(dá)到了限定時間(1ong_time)，則HL=黃，F(xiàn)L不變，仍為紅色。2) HL＝黃， FL=紅；當(dāng)公路燈為黃色的時間達(dá)到了限定時間(short_time),則系統(tǒng)轉(zhuǎn)到 FL＝綠，HL＝紅的狀態(tài)；3) FL＝綠，HL=紅；當(dāng)小路上沒有汽車或小路上的交通燈為綠的時間達(dá)到了限定時間(long_time)，則轉(zhuǎn)到FL=黃，HL＝紅的狀態(tài)；4) FL=黃,HL＝紅：當(dāng)小路上的交通燈為黃的時間達(dá)到了限定時間，則轉(zhuǎn)到第一個狀態(tài)；如此循環(huán)下去。2．定義系統(tǒng)類型經(jīng)以上分析，可知系統(tǒng)有四種狀態(tài)。為了將這些信息編碼化，應(yīng)該定義一個擁有燈的顏色類型和系統(tǒng)狀態(tài)類型的包。 Package Traffic_package is Type Color is (GREEN，YELLOW，RED)； 枚舉類型定義顏色 Type Statc is (Highway_light_green，Highway_1ight_yellow， Farmroad_light_green，F(xiàn)armroad_1ight_yellow)；end Traffic_Package；注意： State類型定義了系統(tǒng)的每個狀態(tài)?？梢宰⒁獾焦窡魹榫G時，F(xiàn)L＝紅；反之，F(xiàn)L=綠時，HL=紅，所以不需要單獨設(shè)置交通燈為紅色的狀態(tài)。產(chǎn)生接口，完成實體說明這一步用于在設(shè)計實體的實體說明部分中定義系統(tǒng)的輸入輸出。因為系統(tǒng)要控制四條路上的燈，所以需要兩個輸出信號分別控制公路燈和小路燈，稱作Highway_1ight和Farmroad_light，其值由 Color類型決定。因為當(dāng)發(fā)現(xiàn)小路上有車時，系統(tǒng)就作出反應(yīng)，所以系統(tǒng)需要一個輸入，稱Car_ on_farmload,它是布爾量。系統(tǒng)中還有兩個外部環(huán)境決定的常數(shù)：交通燈保持綠色的允許持續(xù)時間 long _time和交通燈保持黃色所應(yīng)持續(xù)的時間 Short_time。VHDL中允許通過類屬從外界輸入這些值。這樣便可以定義實體：use work．entity Traffic_light_controller is generic(long_time ：Time； short_time：Time)； port( car_on_farmload：in boolean；Highway_light: out Color。 Farmload_light: out Color。 end Traffic_light_controller結(jié)構(gòu)體描述如前所述可得到輸入輸出名稱和狀態(tài)轉(zhuǎn)換表，見表54；由此可以擬出交通燈控制器的行為描述。表54交通燈控制器狀態(tài)轉(zhuǎn)換表狀 態(tài)輸 出Highway_light輸 出Farmload_light輸 入(time_out表示超過限定的延遲時間)后繼狀態(tài)Highway_light_greenGreen RedCar_on_farmload =1And time_out_long =1Highway_light_yellowHighway_light_yellowYellowRedTime_out_short =1farmload_light_greenFarmload_light_greenRedGreenCar_on_farmload =0or time_out_long =1farmload_light_yellowfarmload_light_yellowredyellowTime_out_short =1Highway_light_green為了確定一個新狀態(tài)應(yīng)保持多長時間，系統(tǒng)必須包含一個時間指示器(見結(jié)構(gòu)體中最后一個進(jìn)程)。每進(jìn)入一個新狀態(tài)，相應(yīng)的定時器就開始工作，當(dāng)超過 long_time和 short_time時，將修改狀態(tài)。所以需要三個信號為計數(shù)器提供輸入輸出，它們在結(jié)構(gòu)體中命名為 start_timer，time_out_long,time_out_short。由表54和以上分析，可以得到交通燈控制器的行為描述：architecture behavior of Traffic_light_controller issigna1 Present_state:state:= Highway_1ight_green； Present_state用于保存系統(tǒng)當(dāng)前所處的狀態(tài)，初始化為: Highway_light_green； signal Time_out_long：boolean：=false； signal Time_out_short：boolean：=false；signal Start_timer：boolean：=false；begincontrol_process： 狀態(tài)轉(zhuǎn)換進(jìn)程process(car_on_farmload, Time_out_long, Time_out_short) begincase present_state iswhen highway_1ight_green =＞ if car_on_farmroad and Time_out_long then start_timer：= not start_timer。 present_state = Highway_1ight_yellow； end if。when highway_1ight_yellow =＞ if Time_out_short then start_timer：= not start_timer。 present_state = farmload_1ight_green； end if。when farmload_1ight_green =＞ if not car_on_farmroad or Time_out_long then start_timer：= not start_timer。 present_state = farmload_1ight_yellow； end if 。when farmload_1ight_yellow =＞ if Time_out_short then start_timer：= not start_timer。 present_state = Highway_1ight_green； end if 。 end case。 end process。 選擇信號賦值語句完成所有狀態(tài)對輸出信號的控制； Highway_light_set: With Present_state selectHighway_1ight = green when Highway_ligh_green。 Yellow when Highway_light_yellow。 Red when Farmroad_light_green or Farmroad_light_yellow。 Farmload_light_set: With Present_state selectfarmload_1ight = green when farmload_ligh_green。 Yellow when Farmload_light_yellow。Red when Highway_light_green or Highway_light_yellow。 時間指示器 Timer_process: Process (start_timer) beginTime_out_long = false,true after long_time。 先關(guān)閉超時信號，并在類屬延時后激活它們 Time_out_short = false,true after short_time。 end process。end behavior。上機(jī)練習(xí)題：數(shù)字電路的VHDL設(shè)計。要求熟悉VHDL語言的基本語法，熟悉VHDL編譯器（本實驗采用ACTIVEVHDL）的使用。用VHDL文本描述語言設(shè)計一個1位全加器電路，一個4位16進(jìn)制計數(shù)器電路。通過ACTIVEVHDL的編譯。操作提示：參見ACTIVEVHDL的連機(jī)幫助及附錄：ACTIVEVHDL電路描述、編譯、模擬、及FPGA實現(xiàn)教程。83