【正文】
1; LIBRARY 庫名 2; . . LIBRARY 庫名N ; 庫說明語句使用范圍: 從一個設計實體的實體說明開始到它所屬的構(gòu)造體配置為止。當一段程序中出現(xiàn)兩個以上實體時,需要兩條以上的庫說明語句,且放置在各自的實體說明前。 包集合( package) 包集合又稱程序包, 是庫的基本組成單元,是設計中常用子程序和公用數(shù)據(jù)類型及函數(shù)、過程定義的程序集合,可供用戶調(diào)用。 包集合調(diào)用語句一般格式: LIBRARY IEEE; USE 。 USE 。 USE 。 配置 (configuration) ?配置 (configuration)語句: 指明設計實體層與層之間的連接關系以及實體與結(jié)構(gòu)之間的連接關系,相當于將設計單元安裝到具體的實體中。用戶可利用配置語句來選擇不同的構(gòu)造體 ,使其與具體設計實體相對應。 ? 配置語句的一般格式: CONFIGURATION configuration_name OF ENTITY_name IS FOR architecture_name END FOR。 END configuration_name。 General VHDL Format ENTITY test IS PORT (input_pin_name : IN bit。 output_pin_name : OUT bit)。 END test。 ARCHITECTURE test_body OF test IS BEGIN output_pin_name = input_pin_name。 END test_body。 Key Word VHDL Format Logic This two must be the same I/O port define section Logic Behaviour define section Must be the same as the save file mux21a實體 mux21a結(jié)構(gòu)體 舉例 : 設計一個 2選 1多路通道 程序包 實體 構(gòu)造體 多路選擇器的 VHDL描述(一) ENTITY mux21a IS PORT ( a, b : IN BIT。 s : IN BIT。 y : OUT BIT )。 END ENTITY mux21a。 ARCHITECTURE one OF mux21a IS SIGNAL d,e : BIT。 BEGIN d = a AND (NOT S) 。 e = b AND s 。 y = d OR e 。 END ARCHITECTURE one 。 LIBRARY IEEE。 USE 程序包 實體 構(gòu)造體 信號傳輸符號 多路選擇器的 VHDL描述(二) 多路選擇器的時序仿真波形 基于 VHDL設計過程 1. VHDL代碼編寫; 2. 綜合成門級網(wǎng)表; 3. 功能仿真; 4. 布局 /布線至C PLD/FPGA中; 5. 時序仿真; 6. 下載。 怎樣使 VHDL程序變成實用電路 VHDL文本編輯器 VHDL綜合器 FPGA/CPLD 適配器 FPGA/CPLD 編程下載器 FPGA/CPLD 器件和電路系統(tǒng) 時序與功能 仿真器 VHDL 仿真器 ALTERA Cadence Exemplar Synopsys Synplicity Viewlogic …... 第 3 章 習題 1. 什么是 VHDL?其主要特點 ? 2. VHDL程序由哪幾部分組成?試畫出其結(jié)構(gòu)示意圖。 3. 什么是設計的實體?其功能作用 ? 4. 設計實體有哪幾種 端口模式?端口說明語句的一般格式? 5. 什么是 設計的 構(gòu)造體?簡述其功能作用與結(jié)構(gòu)組成。 6. 設計實體中的庫有哪幾類?其作用是什么?如何調(diào)用庫資源? 7. 參考舉例,設計一個 8選 1多路選擇器。