[課件]數(shù)字邏輯-第三章-集成門電路-資料下載頁
2025-08-04 10:24本頁面
【正文】 不影響信號端的正常邏輯運算。 對與門、與非門的處理 (1)接 “ 1”(VCC) (2)與信號端并接使用 (3)閑置 優(yōu)點：不會增加信號端的驅(qū)動電流 等效為輸入 “ 1” 優(yōu)點：能提高邏輯可靠性，但會使信號端提供的驅(qū)動電流增大。 65 (1)接 “ 0”(地 ) (2)與信號端并接使用 對或門、或非門的處理 66 NMOS和 PMOS門電路 場效應管有兩種 : MOS集成門電路 場效應管與晶體管不同，它是多子導電，輸入阻抗高，溫度穩(wěn)定性好。 結型場效應管 JFET 絕緣柵型場效應管 MOS N溝道 P溝道 耗盡型 增強型 耗盡型 增強型 67 NMOS管的結構 P G S D N N P型基底 兩個 N區(qū) SiO2絕緣層 金屬鋁 N導電溝道 未預留 ? N溝道增強型 預留 ? N溝道耗盡型 68 邏輯符號 P溝道 增強 型 G S D G S D N溝道增強型 柵極 漏極 源極 69 NMOS管特性 VGS≥ V TN(+2V)，形成溝道，等效開關接通。 VGS＜ VTN(+2V)，溝道夾斷，等效開關斷開。 G S D VDD 70 PMOS管特性 VGS≤ V TP(－ 2V)，形成溝道，等效開關接通。 VGS＞ VTP(－ 2V)，溝道夾斷，等效開關斷開。 G S D VDD 71 CMOS門電路 一、 CMOS非門（反相器） (1)輸入低電平，即若 Ui=0V VGS1= 0V VTN，所以 T1截止。 VGS2= VDD VTP，所以 T2導通。 UO=“1”=VDD，即 輸出為高電平 。 (2)輸入高電平，即若 Ui=+5V=VDD VGS1=+5V VTN，所以 T1導通。 VGS2= 0V VTP，所以 T2截止。 UO=“0”，即 輸出為低電平 。 T1 T2 UO Ui G S D VDD G S D 72 T1 T2 驅(qū)動管串聯(lián)連接， T3 T4 負載管并聯(lián)連接。 二、 CMOS與非門 VDD T1 T2 A B F T3 T4 0 0 OFF OFF ON ON 1 0 1 ON OFF OFF ON 1 1 0 OFF ON ON OFF 1 1 1 ON ON OFF OFF 0 A B T1 T2 T3 T4 F 73 三、 CMOS或非門 結構：驅(qū)動管 T1 T2并聯(lián)連接，負載管 T3 T4串聯(lián)連接。 分析省略。圖見教材 P36圖 310 74 四、傳輸門 (模擬開關 ) 若 C=1， Ui=1： T1(OFF)T2(ON)，開關 ON， UO=Ui=1 Ui=0： T1(ON)T2(OFF)，開關 ON， UO=Ui=0 1 C VDD Ui UO S G D S G D T1 T2 TG Ui UO C C 75 若 C=0， Ui=1： T1(OFF)T2(OFF)，開關 OFF。 Ui=0： T1(OFF)T2(OFF)，開關 OFF。 1 C VDD Ui UO S G D S G D T1 T2 TG Ui UO C C 76 五、 CMOS漏極開路輸出門 (OD門 ) VDD RL F A B amp。 G S D 和 OC門一樣， OD門也可實現(xiàn) “ 線與 ” ， OD門也必須外加上拉電阻，但 OD門更多的是用于輸出驅(qū)動或用于輸出電平的轉(zhuǎn)換。 77 EN=1； F=高阻態(tài) 六、三態(tài)門 (TS) 以 TS反相器為例： T1 T2 F A VDD 1 EN T3 T4 EN=0； F=A 78 Ui VDD ，則輸入作為 “ 1”； 2 3 Ui VDD ，則輸入作為 “ 0”。 3 1 對 CMOS電路，工程上： 79 TTL器件輸入端閑置邏輯上等效為 “ 1”。 CMOS器件輸入端不允許浮空閑置，否則會造成邏輯混亂。 一般將 與門、與非門 的多余輸入端 接 VDD； 或門、或非門 的多余輸入端 接地 。 七、 CMOS器件 閑置輸入端的處理 若和輸入端并接會增加電路輸入端的電容量，影響開關速度。 80 習題（ P38）： 1 13。
環(huán)評公示相關推薦
鄂ICP備17016276號-1