10級數(shù)字邏輯電路實驗指導書-資料下載頁
2025-08-04 07:46本頁面
【正文】 數(shù)碼轉換作好了準備。② 并行/串行轉換器并行/串行轉換器是指并行輸入的數(shù)碼經(jīng)轉換電路之后，換成串行輸出。圖 10－4 是用兩片 CC40194（74LS194 ）組成的七位并行/串行轉換電路，它比圖10－3 多了兩只與非門 G1 和 G2，電路工作方式同樣為右移。圖 10－4 七位并行 / 串行轉換器寄存器清“0”后，加一個轉換起動信號（負脈沖或低電平） 。此時，由于方式控制S1S0 為 11，轉換電路執(zhí)行并行輸入操作。當?shù)谝粋€ CP 脈沖到來后，Q 0Q1Q2Q3Q4Q5Q6Q7 的狀態(tài)為 0D1D2D3D4D5D6D7，并行輸入數(shù)碼存入寄存器。從而使得 G1 輸出為 1，G 2 輸出為CP Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 說明0 0 0 0 0 0 0 0 0 清零1 0 1 1 1 1 1 1 1 送數(shù)2 dO 0 1 1 1 1 1 13 d1 d0 0 1 1 1 1 14 d2 d1 d0 0 1 1 1 15 d3 d2 d1 d0 0 1 1 16 d4 d3 d2 d1 d0 0 1 17 d5 d4 d3 d2 d1 d0 0 18 d6 d5 d4 d3 d2 d1 d0 0右移操作七次9 0 1 1 1 1 1 1 1 送數(shù)0，結果，S 1S2 變?yōu)?01，轉換電路隨著 CP 脈沖的加入，開始執(zhí)行右移串行輸出，隨著 CP脈沖的依次加入，輸出狀態(tài)依次右移，待右移操作七次后，Q 0～Q 6 的狀態(tài)都為高電平 1,與非門 G1 輸出為低電平，G 2 門輸出為高電平,S 1S2 又變?yōu)?11，表示并/串行轉換結束，且為第二次并行輸入創(chuàng)造了條件。轉換過程如表 10－4 所示。表 10－4 CP Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 串 行 輸 出0 0 0 0 0 0 0 0 01 0 D1 D2 D3 D4 D5 D6 D72 1 0 D1 D2 D3 D4 D5 D6 D73 1 1 0 D1 D2 D3 D4 D5 D6D74 1 1 1 0 D1 D2 D3 D4 D5D6D75 1 1 1 1 0 D1 D2 D3 D4D5D6D76 1 1 1 1 1 0 D1 D2 D3D4D5D6D77 1 1 1 1 1 1 0 D1 D2D3D4D5D6D78 1 1 1 1 1 1 1 0 D1D2D3D4D5D6D79 0 D1 D2 D3 D4 D5 D6 D7中規(guī)模集成移位寄存器，其位數(shù)往往以 4 位居多，當需要的位數(shù)多于 4 位時，可把幾片移位寄存器用級連的方法來擴展位數(shù)。 三、實驗設備及器件 ＋5V 直流電源 單次脈沖源 邏輯電平開關 邏輯電平顯示器 CC401942（74LS194） CC4011(74LS00) CC4068(74LS30) 四、實驗內容1 、測試 CC40194（或 74LS194）的邏輯功能按圖 10－5 接線， 、S S 0、S L、RCSR、 D0、D D D 3 分別接至邏輯開關的輸出插口；Q 0、Q Q Q 3 接至邏輯電平顯示輸入插口。CP 端接單次脈沖源。按表 10－5 所規(guī)定的輸入狀態(tài)，逐項進行測試。圖 10－5 CC40194 邏輯功能測試(1) 清 除 ： 令 ＝ 0， 其 它 輸 入 均 為 任 意 態(tài) ， 這 時 寄 存 器 輸 出 Q0、 Q QRCQ3 應均為 0。清除后，置 ＝1 。 (2)送數(shù)：令 ＝S 1＝S 0＝1 ，送入任意 4 位二進制數(shù)，如 D0D1D2D3＝abcd ，加 CP 脈R沖，觀察 CP＝0 、CP 由 0→CP 由 1→0 三種情況下寄存器輸出狀態(tài)的變化，觀察寄存器輸出狀態(tài)變化是否發(fā)生在 CP 脈沖的上升沿。(2) 右移：清零后，令 ＝1，S 1＝0，S 0＝1，由右移輸入端S R 送入二進RC制數(shù)碼如 0100，由 CP 端連續(xù)加 4 個脈沖，觀察輸出情況，記錄之。 (4) 左移：先清零或予置，再令 ＝1，S 1＝1，S 0＝0，由左移輸入端 SL 送入二進制R數(shù)碼如 1111，連續(xù)加四個 CP 脈沖，觀察輸出端情況，記錄之?！? (5) 保持：寄存器予置任意 4 位二進制數(shù)碼 abcd，令 ＝1，S 1＝S 0＝0，加 CP 脈沖，RC觀察寄存器輸出狀態(tài)，記錄之。 環(huán)形計數(shù)器自擬實驗線路用并行送數(shù)法予置寄存器為某二進制數(shù)碼（如 0100） ，然后進行右移循環(huán)，觀察寄存器輸出端狀態(tài)的變化，記入表 10－6 中。表 10－5清除 模 式 時鐘 串 行 輸 入 輸 出RCS1 S0 CP SL SR D0 D1 D2 D3Q0 Q1 Q2 Q3功能總結0 1 1 1 ↑ a b c d1 0 1 ↑ 0 1 0 1 ↑ 1 1 0 1 ↑ 0 1 0 1 ↑ 0 1 1 0 ↑ 1 1 1 0 ↑ 1 1 1 0 ↑ 1 1 1 0 ↑ 1 1 0 0 ↑ 表 10－6CP Q0 Q1 Q2 Q30 0 1 0 01234 實現(xiàn)數(shù)據(jù)的串、并行轉換(1)串行輸入、并行輸出按圖 10－3 接線，進行右移串入、并出實驗，串入數(shù)碼自定；改接線路用左移方式實現(xiàn)并行輸出。自擬表格，記錄之。(2)并行輸入、串行輸出按圖 10－4 接線，進行右移并入、串出實驗，并入數(shù)碼自定。再改接線路用左移方式實現(xiàn)串行輸出。自擬表格，記錄之。 五、實驗預習要求 復習有關寄存器及串行、并行轉換器有關內容。 查閱 CC4019CC4011 及 CC4068 邏輯線路。熟悉其邏輯功能及引腳排列。 在對 CC40194 進行送數(shù)后，若要使輸出端改成另外的數(shù)碼，是否一定要使寄存器清零？ 使寄存器清零，除采用 輸入低電平外，可否采用右移或左移的方法？可否使用RC并行送數(shù)法？若可行，如何進行操作？ 若進行循環(huán)左移，圖 10－4 接線應如何改接？ 畫出用兩片 CC40194 構成的七位左移串 / 并行轉換器線路。 畫出用兩片 CC40194 構成的七位左移并 / 串行轉換器線路。 六、實驗報告 分析表 10－4 的實驗結果，總結移位寄存器 CC40194 的邏輯功能并寫入表格功能總結一欄中。 根據(jù)實驗內容2 的結果，畫出4位環(huán)形計數(shù)器的狀態(tài)轉換圖及波形圖。 分析串 / 并、并 / 串轉換器所得結果的正確性
數(shù)學相關推薦
鄂ICP備17016276號-1