【正文】 e ENABLE_INIT_DONE_OUTPUT ONset_location_assignment PIN_16 to CLKset_location_assignment PIN_97 to LED\[0\]set_location_assignment PIN_94 to LED\[1\]set_location_assignment PIN_91 to LED\[2\]set_location_assignment PIN_84 to LED\[3\]set_location_assignment PIN_82 to LED\[4\]set_location_assignment PIN_78 to LED\[5\]set_location_assignment PIN_76 to LED\[6\]set_location_assignment PIN_74 to LED\[7\]比較簡(jiǎn)單的代碼，簡(jiǎn)單的講解一下，第一行和第二行是注釋，第四行的意思是設(shè)置不用的引腳為三態(tài)輸入（這個(gè)前面其實(shí)我們已經(jīng)做過了），第五行的意思是打開INIT_DONE輸出。后面的幾行分別是鎖定CLK和8個(gè)LED的引腳。保存這個(gè)文檔（），軟件會(huì)自動(dòng)把你加到項(xiàng)目里面，然后點(diǎn)ToolsTCL Scripts…，出現(xiàn)下面這個(gè)界面： 選中你剛才建好的Tcl文件，點(diǎn)擊Run。這個(gè)時(shí)候你可以在Quartus II軟件下方的Message框里面看到這么一個(gè)信息：Info: Successfully loaded and ran Tcl Script File F:\VerilogHDL Exp\exp3\。你也可以確認(rèn)一下是否正確分配了，分配的情況如下圖：仿真波形圖3. NiosII系統(tǒng)的應(yīng)用（一）設(shè)計(jì)原理基于PC的臺(tái)式機(jī)應(yīng)用或運(yùn)行在Nios處理器中的嵌入式應(yīng)用運(yùn)行，它從TIFF格式文件中讀取數(shù)據(jù)進(jìn)行處理。這種測(cè)試用標(biāo)準(zhǔn)桌面調(diào)試工具和CoDeveloper Application Monitor進(jìn)行設(shè)置和運(yùn)行。在這種方式下，算法結(jié)果可以在進(jìn)入下一階段和編譯至目標(biāo)FPGA平臺(tái)之前進(jìn)行驗(yàn)證。Altera Nios開發(fā)包包括所有編譯和綜合硬件和軟件應(yīng)用至FPGA目標(biāo)所需的硬件和軟件（包括自動(dòng)生成的表示硬件過程的HDL源文件和表示軟件過程的C源代碼）。Altera提供的軟件結(jié)合Impulse CoDeveloper，為我們提供了從C語言編譯和執(zhí)行測(cè)試應(yīng)用所需的一切。NiosII IDE提供了Flash Programmer工具來對(duì)目標(biāo)板上遵循通用Flash接口(Common Flash Interface，簡(jiǎn)稱CFI)，規(guī)范的Flash及EPCS配置器件進(jìn)行編程。IDE的FlashProgrammer通過使用Altera的下載電纜能夠方便地對(duì)目標(biāo)板上連接在FPGA上的Flash及串行配置器件EPCS進(jìn)行編程。NiosII的IDE Flash Programmer采用兩步驟將數(shù)據(jù)寫入Flash中。第一步，用一個(gè)Altera提供的特殊Flash編程設(shè)計(jì)(Flash Programmer Design)對(duì)FPGA進(jìn)行配置；第二步，IDEFlash Programmer將要編程到Flash中的文件內(nèi)容傳送到在FPGA上運(yùn)行的Flash編程設(shè)計(jì)，然后Flash編程設(shè)計(jì)將接收到的數(shù)據(jù)編寫到Flash中。編譯為硬件（二）設(shè)計(jì)方案Flash編程設(shè)計(jì)實(shí)際就是一個(gè)由SoPC Builder系統(tǒng)生成的最小FPGA設(shè)計(jì)。Flash編程設(shè)計(jì)是IDE Flash Programmer的關(guān)鍵組成部分。不同的目標(biāo)板往往使用不同的Flash器件，并且Flash與FPGA的引腳連接以及FPGA的型號(hào)也不相同。因此，每個(gè)Flash編程設(shè)計(jì)都是與具體的目標(biāo)板相聯(lián)系的，不能用于其他的目標(biāo)板。如果使用自己的目標(biāo)板，那么設(shè)計(jì)者必須創(chuàng)建該目標(biāo)板的Flash編程設(shè)計(jì)。Altem公司的Nios開發(fā)板都提供了相應(yīng)的Flash編程設(shè)計(jì)，可以在NiosII開發(fā)套件安裝目錄的、ipnios2_ip文件夾中找到我們第一步是為圖像濾波器本身生成硬件。為了達(dá)到這一目的，我們從CoDeveloper工具中選用Altera Nios Platform Support Package，處理相關(guān)的Impulse C源文件。這將產(chǎn)生大約1200行的RTL和相關(guān)的硬件/軟件接口源文件。接下來，用Altera Quartus工具建立新的項(xiàng)目，生成包括必要外設(shè)的Nios處理器核（用Altera的SOPC Builder）。CoDeveloper的輸出軟件和輸出硬件功能將從CoDeveloper輸出生成的硬件和軟件文件給新創(chuàng)建的Quartus項(xiàng)目。使用Altera的框圖工具，我們通過Avalon片內(nèi)總線將生成的硬件過程和Nios處理器相連。包括Nios處理器和生成硬件的整個(gè)系統(tǒng)用Altera Quartus綜合。應(yīng)用的軟件部分（主要由測(cè)試生成器和客戶功能組成，包括組函數(shù)）也導(dǎo)入Quartus項(xiàng)目，用所包含的Nios編譯器編譯。最后，用Altera工具生成bit文件，通過提供的并口電纜下載到平臺(tái)上。在這個(gè)平臺(tái)按預(yù)期要求上電和運(yùn)行。硬件配置: NIOSII/E的CPU、RAM、ROM、PIO。其中將PIO設(shè)為輸出端口，并更名為：LED。軟件程序：i nclude i nclude i nclude int main (void) __attribute__ ((weak, alias (alt_main)))。int alt_main (void){　 alt_u8 led = 0x2。 　alt_u8 dir = 0。 　volatile int i。 while (1) 　{ 　　if (led amp。 0x81) 　　　{ 　　　　dir = (dir ^ 0x1)。 　 } 　　 if (dir) 　　　{ 　　　　 led = led 1。 　　　} 　　else 　　　{ 　　　　 led = led 1。 　　　} IOWR_ALTERA_AVALON_PIO_DATA(LED_BASE, led)。 i = 0。 while (i100000) i++。 } return 0。}其中IOWR_ALTERA_AVALON_PIO_DATA(LED_BASE, led)。語句中的LED_BASE,用剛才在SOPC系統(tǒng)里所給定的IO口名稱LED。然后對(duì)系統(tǒng)進(jìn)行編譯，編譯完成后，利用Quartus ，然后將下載線跳到JTAG模式，在NIOSII IDE里選擇RunRun As1 Nios II Hardware進(jìn)行在硬件上調(diào)試。這時(shí)在信息窗口中出現(xiàn)以下內(nèi)容：Downloaded 1KB in Verifying 00000020 ( 0%)Verified OK Leaving target processor paused這表明NIOSII程序正在運(yùn)行當(dāng)中，可以硬件開發(fā)板上看到LED流水燈的效果。七、實(shí)習(xí)總結(jié)短暫的畢業(yè)實(shí)習(xí)很快就過去了，通過這十幾天的實(shí)習(xí)，我得到了很大的收獲，這些都是平時(shí)在課堂理論學(xué)習(xí)中無法學(xué)到的，我主要的收獲有以下幾點(diǎn)：(1) 在將基礎(chǔ)知識(shí)學(xué)習(xí)階段首先，我們了解到隨著集成電路工藝技術(shù)的不斷發(fā)展和集成度的提高，嵌入式系統(tǒng)由板級(jí)向芯片級(jí)過渡，形成一種新的設(shè)計(jì)方法一片上系統(tǒng)(System on Chip，簡(jiǎn)稱SoC)。SoC從整個(gè)系統(tǒng)的角度出發(fā)，把處理機(jī)制、模型算法、芯片結(jié)構(gòu)、各層次電路，直至器件的實(shí)際電路緊密連接起來，在單個(gè)(少數(shù)幾個(gè))芯片上實(shí)現(xiàn)整個(gè)系統(tǒng)的功能。同時(shí)隨著現(xiàn)場(chǎng)可編程邏輯陣列(FPGA)技術(shù)的日益成熟，將PLD與嵌入式處理器IP軟核相結(jié)合，形成基于可編程片上系統(tǒng)(System on Programmable Chip，簡(jiǎn)稱 SOPC)的SoC解決方案。SoPC是Altera公司提出的一種靈活、高效的SoC解決方案。它將處理器、存儲(chǔ)器、I/O口、LVDS、CDR等系統(tǒng)設(shè)計(jì)需要的功能模塊集成到一個(gè)可編程器件上，構(gòu)成一種特殊的可編程片上嵌入式系統(tǒng)。一方面，它是可編程片上系統(tǒng)，即由單個(gè)芯片完成整個(gè)系統(tǒng)的主要功能，并具備軟硬件系統(tǒng)可編程的能力；另一方面，它內(nèi)嵌處理器IP核，具有靈活的設(shè)計(jì)方式，用戶可根據(jù)需要隨意配置、構(gòu)建、裁剪處理器IP核。目前最具有代表性的IP軟核嵌入式處理器是Altera的NiosII軟核。NiosII嵌入式CPU是一種專門為SoPC設(shè)計(jì)應(yīng)用而優(yōu)化的CPU軟核。其次，我們?cè)谶M(jìn)一步學(xué)習(xí)中還得到以下收獲：1．掌握了幾種基本的集成電路設(shè)計(jì)軟件工具的使用，器件的連接方法，編程語言程序的規(guī)范；2．了解了一般簡(jiǎn)單仿真和綜合程序的使用方法，掌握了一般51系列單片機(jī)IP核的原理及在FPGA操作平臺(tái)下的操作技巧和編寫代碼的注意事項(xiàng)； 3．熟悉了整個(gè)集成電路制造，IC產(chǎn)業(yè)流程； 4．本次實(shí)習(xí)大大增強(qiáng)了我們的團(tuán)隊(duì)合作精神，培養(yǎng)了我們可俯瞰苦難、學(xué)習(xí)新知識(shí)的能力和細(xì)心嚴(yán)謹(jǐn)?shù)淖黠L(fēng)。 其中，在基于NiosII的SoPC嵌入式系統(tǒng)中，幾乎所有的應(yīng)用設(shè)計(jì)都需要使用Flash來保存在NiosII中運(yùn)行的程序代碼、非易失性數(shù)據(jù)和FPGA的配置數(shù)據(jù)。因此Flash編程便成為在調(diào)試完SoPC系統(tǒng)后的重要工作。要對(duì)Flash編程，首先要保證在SoPC Builder中Target選項(xiàng)區(qū)域的Board下拉列表框中選擇用戶使用的目標(biāo)板F1ash編程設(shè)計(jì)。(2) 在實(shí)際操作使用平臺(tái)完成設(shè)計(jì)任務(wù)這短暫的時(shí)間中，使我從理論到實(shí)踐上的一個(gè)飛躍，這次軟件實(shí)習(xí)，使我深刻地理解了實(shí)踐的重要性，理論無論多么熟悉，但是缺乏了實(shí)踐的理論是行不通的，現(xiàn)在終于明白了“讀萬卷書，行萬里路”這句話的含義。本次實(shí)習(xí)的目的是使我們對(duì)FPGA平臺(tái)，QUARTUS2設(shè)計(jì)軟件， NIOS2軟核，MATLAB軟件，集成電路設(shè)計(jì)方法等有一定的理論和實(shí)踐基礎(chǔ)，了解一些初步的線路原理以及通過線路圖安裝、調(diào)試、下載和仿真的方法；對(duì)大規(guī)模集成電路設(shè)計(jì)技術(shù)等方面的專業(yè)知識(shí)做初步的理解；培養(yǎng)和鍛煉我們的實(shí)際動(dòng)手能力，使我們的理論知識(shí)與實(shí)踐充分地結(jié)合，作到不僅具有專業(yè)知識(shí)，而且還具有較強(qiáng)的實(shí)踐動(dòng)手能力，能分析問題和解決問題的高素質(zhì)人才。 以前很多都是書本上的理論知識(shí),從考試到學(xué)習(xí)，都是圍繞書本的理論知識(shí)展開的，而很少會(huì)關(guān)心我們自己的實(shí)際動(dòng)手能力，這一次的實(shí)習(xí)，讓我們自己去發(fā)現(xiàn)問題，去想問題，去如何解決這個(gè)問題去親手操作，實(shí)踐，這個(gè)過程使得我覺得自己完成了一次質(zhì)的飛躍，我更加明白了，其實(shí)我的專業(yè)之路還是很漫長(zhǎng)的，還有著很多很多的東西我沒有接觸過，一山還有一山高的道理，現(xiàn)在才真切的體會(huì)到。開始的時(shí)候，老師對(duì)各個(gè)工具軟件和平臺(tái)的基本指令進(jìn)行介紹，我還以為這次實(shí)習(xí)非常簡(jiǎn)單，直至自己動(dòng)手時(shí)才發(fā)現(xiàn)，看時(shí)容易作時(shí)難，人不能輕視任何事。編寫每一條指令，都得對(duì)機(jī)器，對(duì)工作，對(duì)人負(fù)責(zé)。這也培養(yǎng)了我們的責(zé)任感。 (3)本次畢業(yè)實(shí)習(xí)的目的是：掌握數(shù)字系統(tǒng)的設(shè)計(jì)方法，實(shí)現(xiàn)VGA顯示控制電路。掌握偏上系統(tǒng)軟硬件的協(xié)同設(shè)計(jì)過程。通過高級(jí)編程語言或匯編語言實(shí)現(xiàn)基本并口讀寫操作，在第三方單片機(jī)IP核在FPGA上實(shí)現(xiàn)流水燈控制。理解各種存儲(chǔ)器件的控制方法，通過閱讀存儲(chǔ)器的數(shù)據(jù)手冊(cè)能夠在FGPA芯片上架設(shè)控制端口并配置相關(guān)參數(shù)。掌握基本MATLAB程序設(shè)計(jì)方法，為數(shù)字系統(tǒng)的算法分析打下良好的基礎(chǔ)。實(shí)習(xí)的時(shí)候的確覺得很累，而且從理論到實(shí)踐的這個(gè)過程并不想想象的那樣簡(jiǎn)單，從開始就不斷地遇到問題和困難，但是這樣更鍛煉了自己的思維，如何去把理論和實(shí)踐結(jié)合，許多事情經(jīng)過了自己去想，有思考，有實(shí)踐，就會(huì)有收獲，收獲就意味著我的集成電路設(shè)計(jì)技術(shù)有了提高。自己的動(dòng)手能力在實(shí)習(xí)中得到很大的鍛煉。實(shí)踐出真知，縱觀古今，所有發(fā)明創(chuàng)造無一不是在實(shí)踐中得到檢驗(yàn)的。沒有足夠的動(dòng)手能力，就奢談在未來的科研尤其是實(shí)驗(yàn)研究中有所成就。在實(shí)習(xí)中，我鍛煉了自己動(dòng)手技巧，提高了自己解決問題的能力。(4) 這段時(shí)間，我學(xué)到了很多東西，不僅有學(xué)習(xí)方面的，更學(xué)到了很多做人的道理，對(duì)我來說受益非淺。做為一個(gè)剛踏入社會(huì)的年輕人來說，什么都不懂，沒有任何社會(huì)經(jīng)驗(yàn)。不過，在領(lǐng)導(dǎo)和指導(dǎo)老師的幫助下，我很快融入了這個(gè)新的環(huán)境，這對(duì)我今后踏入新的工作崗位是非常有益的。除此以外，我還學(xué)會(huì)了如何更好地與別人溝通，如何更好地去陳述自己的觀點(diǎn)，如何說服別人認(rèn)同自己的觀點(diǎn)。相信這些寶貴的經(jīng)驗(yàn)會(huì)成為我今后成功的最重要的基石。實(shí)習(xí)是每一個(gè)大學(xué)畢業(yè)生必須擁有的一段經(jīng)歷，它使我們?cè)趯?shí)踐中了解社會(huì)，讓我們學(xué)到了很多在課堂上根本就學(xué)不到的知識(shí)，也打開了視野，增長(zhǎng)了見識(shí)，為我們以后更好地服務(wù)社會(huì)打下了堅(jiān)實(shí)的基礎(chǔ)。最后，感謝在實(shí)習(xí)過程中所有幫助過我的老師和同學(xué)。特別感謝為組織我們這次畢業(yè)實(shí)習(xí)，一直辛苦工作的程鴻亮、高云霞和樊小紅老師。自 評(píng)在本次實(shí)習(xí)中，我們通過老師的講解和自己動(dòng)手編寫程序來了解和熟悉FPGA平臺(tái)的功能和操作，在整個(gè)過程中我對(duì)于自己的表現(xiàn)基本滿意。在核心環(huán)節(jié)上，我對(duì)于硬件接口連接上存在不少疏漏和不足的，我花了較長(zhǎng)的時(shí)間來掌握PIN口定義和連接，而在程序編寫部分則比較順利。這反映了我們?cè)谄綍r(shí)的學(xué)習(xí)中，多注重理論部分的強(qiáng)化，而忽視了實(shí)際操作和聯(lián)系的重要性。通過這次實(shí)習(xí)，能夠充分認(rèn)識(shí)到自己在這方面的不做，同時(shí)也明確了以后自我學(xué)習(xí)中需要重點(diǎn)加強(qiáng)的部分。在實(shí)習(xí)的前期基礎(chǔ)知識(shí)和軟件培訓(xùn)課程中，因?yàn)榧庇陂_始動(dòng)手操作，以致部分內(nèi)容沒有很好的理解，掌握的不夠扎實(shí)，在之后的實(shí)踐中也證明了這一點(diǎn)，因此，本次實(shí)習(xí)也使我明白了不可以輕易地跳躍性學(xué)習(xí)，要按照要求，一步一步，踏踏實(shí)實(shí)的學(xué)習(xí)。