第6章存儲器及其接口-資料下載頁
2025-07-20 12:24本頁面
【正文】 ? 每個存儲單元將對應多個地址 （ 地址重復 ） ， 需要選取一個可用地址 ? 可簡化譯碼電路的設計 ? 但系統(tǒng)的部分地址空間將被浪費 示例 59 部分譯碼示例 138 A17 A16 A11～ A0 A14 A13 A12 (4) (3) (2) (1) 2732 2732 2732 2732 C B A E3 E2 E1 IO/M CE CE CE CE Y0 Y1 Y2 Y3 請看地址分析 60 部分譯碼示例 —— 地址分析 1 2 3 4 芯片 10 10 10 10 A19～ A15 20220H～ 20FFFH 21000H～ 21FFFH 22022H～ 22FFFH 23000H～ 23FFFH 全 0～全 1 全 0～全 1 全 0～全 1 全 0～全 1 000 001 010 011 一個可用地址 A11～ A0 A14～ A12 61 線選譯碼 ? 只用少數(shù)幾根高位地址線進行芯片的譯碼 ， 且每根負責選中一個芯片 （ 組 ） ? 雖構(gòu)成簡單 ， 但地址空間嚴重浪費 ? 必然會出現(xiàn)地址重復 ? 一個存儲地址會對應多個存儲單元 ? 多個存儲單元共用的存儲地址不應使用 示例 62 線選譯碼示例 A14 A12～ A0 A13 (1) 2764 (2) 2764 CE CE 請看地址分析 63 線選譯碼示例 —— 地址分析 1 2 芯片 A19～ A15 04000H～ 05FFFH 02022H～ 03FFFH 全 0～全 1 全 0～全 1 1 0 0 1 一個可用地址 A12～ A0 A14 A13 切記： A14 A13＝“ 00” 的情況不能出現(xiàn)， 此時 00000H～ 01FFFH 的地址將不能使用 64 片選端譯碼小結(jié) ? 存儲芯片的片選控制端可以被看作是一根最高位地址線 ? 在系統(tǒng)中 ， 主要與地址發(fā)生聯(lián)系：包括 地址空間的選擇 （ 接系統(tǒng)的 IO/M信號 ） 和高位地址的譯碼選擇 （ 與系統(tǒng)的高位地址線相關(guān)聯(lián) ） ? 對一些存儲芯片通過片選無效可關(guān)閉內(nèi)部的輸出驅(qū)動機制 ， 起到降低功耗的作用 65 4. 存儲芯片的讀寫控制 ? 芯片 OE與系統(tǒng)的讀命令線相連 ? 當芯片被選中 、 且讀命令有效時 ， 存儲芯片將開放并驅(qū)動數(shù)據(jù)到總線 ? 芯片 WE與系統(tǒng)的寫命令線相連 ? 當芯片被選中 、 且寫命令有效時 ， 允許總線數(shù)據(jù)寫入存儲芯片 66 綜合舉例 —— 一個綜合性例子 (最大組態(tài) ) CS1 A12 OE CS2 6264 A11~A0 WE 138 C B A Y0 Y1 Y2 E3 E2 E3 +5V A17 A16 A11~A0 D7~D0 A12 A15 A14 A13 MEMR MEMW +5V CS2 CS1 A12 OE D7~D0 D7~D0 6264 A11~A0 WE CE OE 2732 A11~A0 D7~D0 CE OE 2732 A11~A0 D7~D0 請進行地址分析 67 綜合舉例 —— 地址分析 0 0 0 0 0 1 0 1 0 0 1 0 A15 ～ A13 00000H～ 01FFFH 02022H～ 03FFFH 04000H～ 04FFFH 05000H～ 05FFFH 一個可用地址 XX 00 XX 00 XX 00 XX 00 A19～ A16 62641 62642 27321 27322 芯片 全 0～全 1 全 0～全 1 A12 A11 ～ A0 全 0～全 1 全 0～全 1 0 1 8選 1譯碼 2選 1譯碼 通過與門組合 這 2個譯碼輸出信號 68 存儲器與 CPU連接應注意的問題 ? 1. CPU總線的負載能力 。 CPU外部總線的負載能力可帶一個標準 TTL負載 ， 連接的存儲器芯片較多時 ，應增加總線驅(qū)動能力 ， 常用緩沖器或總線驅(qū)動器 。 ? 2. 各種信號的配合與連接 。 數(shù)據(jù)線 :存儲器芯片的數(shù)據(jù)入 、 出線分開的芯片需在加三態(tài)門 ,才和 DB連接 . 地址線 :對動態(tài) RAM， 在 CPU和存儲器之間加多路開關(guān) ， 將地址的行列 （ 高位與低位 ） 分別送存儲器 。 控制線：需注意電平的配合 。 ? 。 ? 4. 存儲器的地址分配及片選信號的產(chǎn)生 。 69 第 6章教學要求 1. 掌握半導體存儲器的分類 ， 了解應用特點； 2. 熟悉半導體存儲器芯片的結(jié)構(gòu)； 3. 了解 SRAM 611 DRAM 211 EPROM 271 EEPROM 2817A的引腳功能； 4. 理解 SRAM讀寫原理 、 DRAM讀寫和刷新原理 、 EPROM和 EEPROM工作方式 5. 掌握存儲芯片與 CPU連接的方法 ， 特別是片選端的處理 ； 6. 了解存儲芯片與 CPU連接的總線驅(qū)動和時序配合問題 。 7. 本章 ， 自學
公司管理相關(guān)推薦
鄂ICP備17016276號-1