[工學]第5章半導體存儲器-資料下載頁
2025-01-19 11:58本頁面
【正文】 2. GAL的工作模式和邏輯組態(tài) OLMC的工作模式 邏輯組態(tài)寄存器模式 寄存器 輸 出 組態(tài)組 合 輸 出 組態(tài)復 雜 模式 有反 饋組 合 輸 出無反 饋組 合 輸 出簡單 模式 無反 饋組 合 輸 出 組態(tài)本 級組 合 輸 出相 鄰輸 入 組態(tài)相 鄰輸 入 組態(tài)34 復雜的可編程邏輯器件 CPLD? 規(guī)模更大、集成度更高的可編程邏輯器件? 增加了宏單元的數(shù)量和輸入乘積項的位數(shù)，還增加了可編程內部連線資源? 例如： Xilinx XC9500系列35 現(xiàn)場可編程門邏輯陣列 FPGA? FPGA具有更高的密度、更快的工作速度和更大的編程靈活性，被廣泛的用于各種電子類產品中。? 新型的 FPGA器件不斷提高芯片的資源容量、工作速度，而且功耗也不斷降低。? 主要生產公司： Xilinx和 Altera36 FPGA的基本結構的基本結構? 由三部分組成：可配置邏輯塊 CLB可編程輸入輸出塊 IOB可編程內部連線 PI37EDA與傳統(tǒng)電子設計方法的比較手工設計方法的缺點是： 1)復雜電路的設計、調試十分困難。 2)如果某一過程存在錯誤，查找和修改十分不便。 3)設計過程中產生大量文檔，不易管理。 4)對于集成電路設計而言，設計實現(xiàn)過程與具體生產工藝直接相關，因此可移植性差。 5)只有在設計出樣機或生產出芯片后才能進行實測。EDA技術有很大不同： 1)采用硬件描述語言作為設計輸入。 2)庫 (Library)的引入。 3)設計文檔的管理。 4)強大的系統(tǒng)建模、電路仿真功能。 5)具有自主知識產權。 6)開發(fā)技術的標準化、規(guī)范化以及 IP核的可利用性。 7)適用于高效率大規(guī)模系統(tǒng)設計的自頂向下設計方案。 8)全方位地利用計算機自動設計、仿真和測試技術。 9)對設計者的硬件知識和硬件經驗要求低。10)高速性能好 。11)純硬件系統(tǒng)的高可靠性。38總結PLD的主體是由與門和或門構成的與陣列和或陣列，因此，可利用 PLD來實現(xiàn)任何組合邏輯函數(shù)， GAL還可用于實現(xiàn)時序邏輯電路。CPLD和 FPGA可以實現(xiàn)更為復雜的邏輯電路。39本章重點課程內容只讀存儲器；隨機存儲器；存儲器容量的擴展學習重點只讀存儲器、隨機存儲器的概念、功能、性能指標存儲器容量擴展的方法 ROM實現(xiàn)組合邏輯函數(shù)的方法40
教學課件相關推薦
鄂ICP備17016276號-1