第2章ibm_pc計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)inter8086微處理器的功能結(jié)構(gòu)-資料下載頁
2025-07-20 08:33本頁面
【正文】 。 （ c） 采用微程序機(jī)制 ， 使微處理器控制 ROM中存放了眾多微程序 。 采用 RISC技術(shù)的 CPU有如下特點(diǎn)： （ a） 指令系統(tǒng)只含簡單而常用的指令 ， 指令長度較短 ， 并且長度相同 。 （ b） 采用流水線機(jī)制來執(zhí)行指令 ， 該機(jī)制是一種指令級(jí)并行處理方式 ， 在同樣的時(shí)間段中比非流水線機(jī)制下執(zhí)行更多的指令 。 （ c） 大多數(shù)指令利用內(nèi)部寄存器來執(zhí)行 ， 從而使內(nèi)存的管理簡化 。 Pentium的大多數(shù)指令是簡化指令 ， 但仍然保留了一部分復(fù)雜指令 ， 而對(duì)這部分指令采用硬件來實(shí)現(xiàn) 。 所以 ， Pentium吸取了兩者之長 。 匯編語言 程序設(shè)計(jì) ② 超標(biāo)量流水線技術(shù) 所謂超標(biāo)量，就是一個(gè)處理器中有多條指令流水線。在Pentium中，采用 U和 V兩條流水線，每條流水線均含有獨(dú)立的ALU地址生成電路和連接數(shù)據(jù) Cache的接口。超標(biāo)量流水線機(jī)制使 Pentium能夠在一個(gè)時(shí)鐘周期執(zhí)行兩條整數(shù)運(yùn)算指令，比相同頻率的前一代 CPU實(shí)際速度提高一倍。 超標(biāo)量流水線技術(shù)是和 RISC技術(shù)密不可分的 。 Pentium內(nèi)部還含有一個(gè)增強(qiáng)型浮點(diǎn)運(yùn)算器 floating processor unit， FPU)， 在 FPU中 ， 采用快速硬件來實(shí)現(xiàn)浮點(diǎn)加 、 乘 、 除運(yùn)算 ， 使其浮點(diǎn)運(yùn)算速度比前一代 CPU快三倍以上 。 ③ 分支預(yù)測技術(shù) 在轉(zhuǎn)移指令執(zhí)行前 ， 能夠預(yù)測轉(zhuǎn)移是否發(fā)生 ， 從而確定此后執(zhí)行哪一段程序 。 Pentium用分支目標(biāo)緩沖器 (branch target buffer， BTB)來執(zhí)行預(yù)測功能 ， 它含有一個(gè) 1KB容量的 Cache， 其中可以容納256條轉(zhuǎn)移指令的目標(biāo)地址和歷史狀態(tài) 。 匯編語言 程序設(shè)計(jì) 在程序運(yùn)行中， BTB采用動(dòng)態(tài)預(yù)測方法，當(dāng)一條指令造成分支時(shí)， BTB檢測這條指令以前的執(zhí)行狀態(tài)，并用此狀態(tài)信息預(yù)測當(dāng)前的分支目標(biāo)地址，然后，預(yù)取此處的指令。當(dāng) BTB判斷正確時(shí)，分支程序會(huì)如同分支未發(fā)生一樣，維持流水線的照常運(yùn)行，當(dāng) BTB判斷錯(cuò)誤時(shí)，則修改歷史記錄并重新取指令、譯碼 …… 即重新建立流水線。但總的說，有了 BTB仍然明顯提高了效率。 （ 2） Pentium微處理器結(jié)構(gòu) Pentium微處理器主要由 10大部分組成，它們是：總線接口部件、 U流水線和 V流水線、指令 Cache、 數(shù)據(jù) Cache、 指令預(yù)取部件、指令譯碼器、浮點(diǎn)處理部件 FPU、 分支目標(biāo)緩沖器 BTB、 控制ROM、 寄存器組。 ? 總線接口部件：實(shí)現(xiàn) CPU與系統(tǒng)總線的連接 ， 其中包括 64位數(shù)據(jù)線 、32位地址線和眾多控制信號(hào)線 。 ? U流水線和 V流水線：兩者獨(dú)立運(yùn)行 ， 這兩條流水線中均有獨(dú)立的ALU， U流水線可執(zhí)行所有整數(shù)運(yùn)算指令 ， V流水線只能執(zhí)行簡單的整數(shù)運(yùn)算指令和數(shù)據(jù)交換指令 。 匯編語言 程序設(shè)計(jì) ? 指令 Cache、 數(shù)據(jù) Cache： 兩者分開，從而減少了指令預(yù)取和數(shù)據(jù)操作之間可能發(fā)生的沖突，并可提高命中率。兩個(gè)Cache分別配置了專用的轉(zhuǎn)換檢測緩沖器 ， 用來將線性地址轉(zhuǎn)換為 Cache的物理地址。 ? 指令預(yù)取部件：指令預(yù)取部件每次取兩條指令，如果是簡單指令，并且后一條指令不依賴于前一條指令的執(zhí)行結(jié)果，那么，指令預(yù)取部件便將兩條指令分別送到 U流水線和 V流水線獨(dú)立執(zhí)行。 ? 指令譯碼器：指令 Cache、 指令預(yù)取部件將原始指令送到指令譯碼器 ， 分支目標(biāo)緩沖器則在遇到分支轉(zhuǎn)移指令時(shí)用來預(yù)測轉(zhuǎn)移是否發(fā)生 。 ? 浮點(diǎn)處理部件 FPU主要用于浮點(diǎn)運(yùn)算，內(nèi)含專用的加法器、乘法器和除法器。 ? 控制 ROM中，含有 Pentium的微代碼，控制部件則直接控制流水線。 返回 匯編語言 程序設(shè)計(jì) 80486和 Pentium微處理器寄存器結(jié)構(gòu) 80486和 Pentium微處理器中的寄存器可以分為 4類，它們是基本結(jié)構(gòu)寄存器、系統(tǒng)級(jí)寄存器、浮點(diǎn)寄存器和調(diào)試測試寄存器。應(yīng)用程序只能訪問基本結(jié)構(gòu)寄存器和浮點(diǎn)寄存器；而系統(tǒng)程序可訪問所有的寄存器。 1．基本結(jié)構(gòu)寄存器 （ 1） 通用寄存器 8個(gè) 32位的通用寄存器 ， 這些寄存器都可以存放數(shù)據(jù)或地址 ，并能進(jìn)行 32位 、 16位 、 8位和 1位的運(yùn)算 。 （ 2） 段寄存器 微處理器內(nèi)部有 6個(gè) 16位的段寄存器 ， 它們直接或間接地指出指令代碼和數(shù)據(jù)所用的地址空間 。 這 6個(gè)段寄存器是代碼段寄存器 CS、 堆棧段寄存器 SS， 數(shù)據(jù)段寄存器 DS， ES， FS和 GS。 （ 3） 指令指針 它是 32位的寄存器 ， 稱作 EIP。 EIP中存放相對(duì)于代碼段寄存器的基值的偏移量 。 匯編語言 程序設(shè)計(jì) （ 4） 標(biāo)志寄存器 它是 32位的寄存器，稱作 EFLAGS。 EFLAGS中的位可分為標(biāo)志位和控制位兩類，標(biāo)志位指明程序運(yùn)行時(shí)的微處理器的實(shí)時(shí)狀態(tài)；控制位由程序設(shè)計(jì)者設(shè)置，以控制80486和 Pentium進(jìn)行某種操作。 2． 系統(tǒng)級(jí)寄存器 包含 4個(gè)控制寄存器和 4個(gè)系統(tǒng)地址寄存器，它們控制著 80486和 Pentium微處理器的片內(nèi) cache、 運(yùn)算部分的浮點(diǎn)部件以及存儲(chǔ)管理部分。這些寄存器只在系統(tǒng)程序中才能使用。 3． 調(diào)試與測試寄存器 80486微處理器有 8個(gè)調(diào)試寄存器 ， 這就對(duì)程序的調(diào)試提供了硬件上的支持 。 80486微處理器還包含 5個(gè)測試寄存器 ， 用于測試自身的片內(nèi) cache和轉(zhuǎn)換用旁視緩沖區(qū) TLB， 但 Pentium取消了測試寄存器 ， 用一組模式專用寄存器來實(shí)現(xiàn)更多功能 。 ? 返回 匯編語言 程序設(shè)計(jì) ? 80486和 Pentium存儲(chǔ)管理 ? 1．存儲(chǔ)地址空間 ? 80486微處理器有 3個(gè)明確的存儲(chǔ)地址空間，它們是虛擬空間、線性空間和物理空間。 ? 虛擬空間又稱為邏輯空間，是應(yīng)用程序員編寫程序的空間 ? 物理空間也稱為主存空間，是計(jì)算機(jī)中主存儲(chǔ)器的實(shí)際空間，相應(yīng)的地址稱作物理地址或主存地址。 ? 80486微處理器通過分段部件把虛擬空間變換為 32位的線性空間 。 如果分頁部件未被選用 ， 線性地址就是物理地址 ? 2． 輸入／輸出 (I／ O)地址空間 ? 486有兩個(gè)獨(dú)立的物理空間 ， 一個(gè)是存儲(chǔ)空間 ， 另一個(gè)是 I／O空間 。 ? 80486微處理器的 I／ O空間由 216(64K)個(gè)地址組成 。 它與存儲(chǔ)地址不重疊 ， 這是因?yàn)?80486微處理器芯片的 M／ IO引腳把它們從邏輯上給區(qū)分開來了 。 返回
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1