【正文】 出。當使用數(shù)據(jù)總線收發(fā)器時，該信號為收發(fā)器的 OE端提供了一個控制信號，該信號決定是否允許數(shù)據(jù)通過數(shù)據(jù)總線收發(fā)器。 DEN為高電平時，收發(fā)器在收或發(fā)兩個方向上都不能傳送數(shù)據(jù)，當 DEN為低電平時，允許數(shù)據(jù)通過數(shù)據(jù)總線收發(fā)器。 微機原理及應(yīng)用 (4) ?DT/R(Data Transmit/Receive)：引腳 27， 數(shù)據(jù)發(fā)送 /接收信號 ，輸出 。 該信號用來控制數(shù)據(jù)的傳送方向 。 當其為高電平時 ， 8086 CPU通過數(shù)據(jù)總線收發(fā)器進行數(shù)據(jù)發(fā)送；當其為低電平時 ， 則進行數(shù)據(jù)接收 。 在 DMA方式 ， 它被浮置為高阻狀態(tài) 。 (5) ?M/IO(Memory/Input and Output)：引腳 28，存儲器 I/O端口控制信號，輸出。該信號用來區(qū)分 CPU是進行存儲器訪問還是I/O端口訪問。當該信號為高電平時，表示 CPU正在和存儲器進行數(shù)據(jù)傳送；如為低電平，表明 CPU正在和輸入 /輸出設(shè)備進行數(shù)據(jù)傳送。在 DMA方式，該引腳被浮置為高阻狀態(tài)。 微機原理及應(yīng)用 (6) ?WR(Write)：引腳 29， 寫信號 ， 輸出 。 WR有效時 ， 表示CPU當前正在進行存儲器或 I/O寫操作 ， 到底是哪一種寫操作 ，取決于 M/IO信號 。 在 DMA方式 ， 該引腳被浮置為高阻狀態(tài) 。 (7) ?HOLD(Hold request)：引腳 31，總線保持請求信號，輸入。當 8086/8088 CPU之外的總線主設(shè)備要求占用總線時，通過該引腳向 CPU發(fā)一個高電平的總線保持請求信號。 微機原理及應(yīng)用 (8) ?HLDA(Hold Acknowledge)：引腳 30，總線保持響應(yīng)信號，輸出。當 CPU接收到 HOLD信號后，這時如果 CPU允許讓出總線，就在當前總線周期完成時，在 T4狀態(tài)發(fā)出高電平有效的 HLDA信號給以響應(yīng)。此時， CPU讓出總線使用權(quán)，發(fā)出HOLD請求的總線主設(shè)備獲得總線的控制權(quán)。 微機原理及應(yīng)用 3. 8086 最大工作方式及引腳 24?31的定義 當 MN/MX接低電平時，系統(tǒng)工作于最大方式，即多處理器方式，其典型系統(tǒng)結(jié)構(gòu)如圖 。與 最小工作方式相比較， 控制總線的電路部分有很大差別。最大方式是多處理器工作方式，需要協(xié)調(diào)主處理器和協(xié)處理器的工作。因此， 8086/8088的部分引腳需要重新定義，控制信號不能直接從 8086/8088 CPU引腳得到，需要外加 8288總線控制器，通過它對 CPU發(fā)出的控制信號 (S0,S1,S2)進行變換和組合，以得到對存儲器和 I/O端口的讀寫控制信號和對地址鎖存器 8282及對總線收發(fā)器 8286的控制信號，使總線的控制功能更加完善。 微機原理及應(yīng)用 8 0 8 6 C P U＋ 5 VC L KR E A D Y0SR E S E TA19 / S6～A16 / S3AD15 / A D08 2 8 4 A時鐘發(fā)生器VCC等待狀態(tài)產(chǎn)生器地址鎖存器8 2 8 2(3 片 )數(shù)據(jù)收發(fā)器8 2 8 6(2 片 )OE地址總線 AB數(shù)據(jù)總線 DB控制總線 CB1S2S 8 2 8 8 總線控制器0S1S2SC L K C E NA E NI N T AI O BMR D CM W T CA MW CI O R CI O W CA I O W CS T BB H E1TOEMX/MND E NR/DTA L E圖 8086最大方式系統(tǒng)結(jié)構(gòu) 微機原理及應(yīng)用 在最大方式下 ， 第 24?31引腳的功能如下： (1) ?QS QS0(Instruction Queue Status)：引腳 2 25，指令隊列狀態(tài)信號，輸出。 QS QS0兩個信號電平的不同組合指明了 8086/8088內(nèi)部指令隊列的狀態(tài)，其代碼組合對應(yīng)的含義如表。 表 QS QS0的代碼組合對應(yīng)的含義 QS 1 QS 0 含 義 0 0 無操作 0 1 從指令隊列的第一字節(jié)中取走代碼 1 0 隊列為空 1 1 除第一字節(jié)外，還取走了后續(xù)字節(jié)中的代碼 微機原理及應(yīng)用 (2) ?S S S0(Bus Cycle Status)：引腳 2 2 28，總線周期狀態(tài)信號，輸出。低電平有效的三個狀態(tài)信號連接到總線控制器 8288的輸入端， 8288對這些信號進行譯碼后產(chǎn)生內(nèi)存及 I/O端口的讀寫控制信號。表 8288產(chǎn)生的控制信號及其對應(yīng)的操作。 微機原理及應(yīng)用 表 7種代碼組合都對應(yīng)某個總線操作過程，通常稱為有源狀態(tài)，它們處于前一個總線周期的 T4狀態(tài)或本總線周期的 TT2狀態(tài)中， S S S0至少有一個信號為低電平。在總線周期的T TW狀態(tài)并且 READY信號為高電平時， S S S0都成為高電平，此時，前一個總線操作就要結(jié)束，后一個新的總線周期尚未開始，通常稱為無源狀態(tài)。而在總線周期的最后一個狀態(tài)即 T4狀態(tài)， S S S0中任何一個或幾個信號的改變，都意味著下一個新的總線周期的開始。 微機原理及應(yīng)用 表 S S S0的代碼組合對應(yīng)的操作 8288產(chǎn)生的控制信號 對 應(yīng) 操 作 0 0 0 發(fā)中斷響應(yīng)信號 0 0 1 讀 I/O端口 0 1 0 寫 I/O端口 0 1 1 無 暫停 1 0 0 取指令 1 0 1 讀內(nèi)存 1 1 0 寫內(nèi)存 1 1 1 無 無源狀態(tài) 2S 1S 0SINTAIORCA IO W CIO W C 和WRDCA M W CN W T C 和WRDC微機原理及應(yīng)用 (3) ?LOCK(Lock)：引腳 29，總線封鎖信號，輸出。當 LOCK為低電平時，系統(tǒng)中其他總線主設(shè)備就不能獲得總線的控制權(quán)而占用總線。 LOCK信號由指令前綴 LOCK產(chǎn)生， LOCK指令后面的一條指令執(zhí)行完后，便撤消了 LOCK信號。另外，在 DMA期間， LOCK被浮空而處于高阻狀態(tài)。 微機原理及應(yīng)用 (4) RQ/GT RQ/GT0(Request/Grant)：引腳 31， 總線請求信號 (輸入 )/總線請求允許信號 (輸出 )。 這兩個信號可供8086/8088以外的 2個總線主設(shè)備向 8086/8088發(fā)出使用總線的請求信號 RQ(相當于最小方式時的 HOLD信號 )。 而 8086/8088在現(xiàn)行總線周期結(jié)束后讓出總線 ， 發(fā)出總線請求允許信號 GT(相當于最小方式的 HLDA信號 )， 此時 ， 外部總線主設(shè)備便獲得了總線的控制權(quán) 。 其中 RQ / GT0比 RQ / GT1的優(yōu)先級高 。 微機原理及應(yīng)用 8288總線控制器還提供了其他一些控制信號：MRDC(Memory Read Command)、 MWTC(Memory Write Command)、 IORC(I/O Read Command)、 IOWC(I/O Write Command)以及 INTA等，它們分別是存儲器與 I/O的讀寫命令以及中斷響應(yīng)信號。另外，還有 AMWC與 AIOWC兩個信號，它們分別表示提前寫內(nèi)存命令和提前寫 I/O命令，其功能分別與MWTC和 IOWC一樣，只是它們由 8288提前一個時鐘周期發(fā)出信號，這樣，一些較慢的存儲器和外設(shè)將得到一個額外的時鐘周期去執(zhí)行寫入操作。 微機原理及應(yīng)用 4． 8088與 8086引腳的區(qū)別 8088與 8086絕大多數(shù)引腳的名稱和功能是完全相同的 ， 僅有以下三點不同： (1) AD15?AD0的定義不同 。 在 8086中都定義為地址 /數(shù)據(jù)分時復用引腳；而在 8088中 ， 由于只需要 8條數(shù)據(jù)線 ， 因此 ， 對應(yīng)于8086的 AD15?AD8這 8根引腳在 8088中定義為 A15?A8， 它們在 8088中只做地址線用 。 (2) 引腳 34的定義不同。在最大方式下， 8088的第 34引腳保持高電平，而 8086在最大方式下 34引腳的定義與最小方式下相同。 微機原理及應(yīng)用 (3) 引腳 28的有效電平高低定義不同。 8088和 8086的第 28引腳的功能是相同的，但有效電平的高低定義不同。 8088的第 28引腳為 IO/M，當該引腳為低電平時，表明 8088正在進行存儲器操作；當該引腳為高電平時，表明 8088正在進行 I/O操作。 8086的第 28引腳為 M/IO，電平與 8088正好相反。 微機原理及應(yīng)用 8086/8088存儲器和 I/O組織 8086/8088存儲器組織 1． 8086/8088存儲空間 8086/8088有 20條地址線 ， 可直接對 1 M個存儲單元進行訪問 。每個存儲單元存放一個字節(jié)型數(shù)據(jù) ， 且每個存儲單元都有一個 20位的地址 ， 這 1 M個存儲單元對應(yīng)的地址為 00000H~FFFFFH， 如圖 。 一個存儲單元中存放的信息稱為該存儲單元的內(nèi)容。如圖， 00001H單元的內(nèi)容為 9FH，記為： (00001H)=9FH。 微機原理及應(yīng)用 7 8 H9 F H…存 儲單元 地址0 0 0 0 0 H0 0 0 0 1 H…4 6 HD F H6 C H… …9 8 H6 5 H5 EHA 6 H6 6 H… …6 F H0 0 1 1 F H0 0 1 2 0 H0 0 1 2 1 HE 8 0 0 9 HE 8 0 0 A HE 8 0 0 B HE 8 0 0 C HE 8 0 0 D HF F F F F H圖 數(shù)據(jù)在存儲器中的存放 微機原理及應(yīng)用 若存放的是字型數(shù)據(jù) (16位二進制數(shù) )， 則將字的低位字節(jié)存放在低地址單元 ， 高位字節(jié)存放在高地址單元 。 如從地址0011FH開始的兩個連續(xù)單元中存放一個字型數(shù)據(jù) ， 則該數(shù)據(jù)為DF46H， 記為： (0011FH)=DF46H。 若存放的是雙字型數(shù)據(jù) (32位二進制數(shù)，這種數(shù)一般作為地址指針，其低位字是被尋址地址的偏移量，高位字是被尋址地址所在段的段地址 )，這種類型的數(shù)據(jù)要占用連續(xù)的 4個存儲單元，同樣，低字節(jié)存放在低地址單元，高字節(jié)存放在高地址單元。如從地址 E800AH開始的連續(xù) 4個存儲單元中存放了一個雙字型數(shù)據(jù)，則該數(shù)據(jù)為 66A65E65H，記為：(E800AH)=66A65E65H。 微機原理及應(yīng)用 2． 存儲器的段結(jié)構(gòu) 8086/8088 CPU中有關(guān)可用來存放地址的寄存器如 IP、 SP等都是 16位的 ， 故只能直接尋址 64 KB。 為了對 1 M個存儲單元進行管理 ， 8086/8088采用了段結(jié)構(gòu)的存儲器管理方法 。 8086/8088將整個存儲器分為許多邏輯段 ， 每個邏輯段的容量小于或等于 64 KB， 允許它們在整個存儲空間中浮動 ， 各個邏輯段之間可以緊密相連 ， 也可以互相重疊 。 用戶編寫的程序 (包括指令代碼和數(shù)據(jù) )被分別存儲在代碼段、數(shù)據(jù)段、堆棧段和附加數(shù)據(jù)段中，這些段的段地址分別存儲在段寄存器 CS、 DS、 SS和 ES中，而指令或數(shù)據(jù)在段內(nèi)偏移地址可由對應(yīng)的地址寄存器或立即數(shù)給出，如表 。 微機原理及應(yīng)用 表 存儲器操作時段地址和段內(nèi)偏移地址的來源 段 地 址 存儲器操作類型 正常來源 其他來源 偏移地址 取指令 CS 無 IP 存取操作數(shù) DS CS 、 ES 、 SS 有效地址 EA 通過 BP 尋址存取操作數(shù) SS CS 、 ES 、 SS 有效地址 EA 堆棧操作 SS 無 BP 、 SP 源字符串 DS CS 、 ES 、 SS SI 目的字符串 ES 無 DI 微機原理及應(yīng)用 如果從存儲器中讀取指令 ， 則段地址來源于代碼段寄存器CS， 偏移地址來源于指令指針寄存器 IP。 如果從存儲器讀 /寫操作數(shù)，則段地址通常由數(shù)據(jù)段寄存器DS提供 (必要時可通過指令前綴實現(xiàn)段超越，將段地址指定為由CS、 ES或 SS提供 )，偏移地址則要根據(jù)指令中所給出的尋址方式確定，這時，偏移地址通常由寄存器 BX、 SI、 DI以及立即數(shù)等提供，這類偏移地址也被稱為“有效地址” (EA)。如果操作數(shù)是通過基址寄存器 BP尋址的，則此時操作數(shù)所在段的段地址由堆棧段段寄存器 SS提供 (必要時也可指定為 CS、 SS或 ES)(詳見第 4章“尋址方式”一節(jié) )。 微機原理及