簡易數(shù)字頻率計(jì)_基于vhdl-資料下載頁
2025-10-31 11:03本頁面
【導(dǎo)讀】量程自動(dòng)轉(zhuǎn)換，量程分為10KHz、100KHz()、1MHz三檔。結(jié)果，并將此顯示結(jié)果保持到下一次計(jì)數(shù)結(jié)束。控信號(hào)為低電平時(shí)，關(guān)閉計(jì)數(shù)器。內(nèi)對(duì)被測(cè)信號(hào)計(jì)數(shù)值為????根據(jù)設(shè)計(jì)需要的三個(gè)檔位，計(jì)算出三個(gè)門控信號(hào)頻率分別為,5Hz,50Hz?？匦盘?hào)對(duì)應(yīng)的清零和鎖存信號(hào)。器產(chǎn)生升檔或降檔信號(hào)到控制器，由控制器讀取后換高一檔或低一檔的門控信號(hào)測(cè)量。
【正文】 2。scan=0010。 when 10= data=datin3。scan=0100。 when 11= data=datin4。scan=1000。 end case。 end process。 process(data)—數(shù)碼管顯示譯碼 begin 12 / 15 case data is when 0000=q=11111100。 0 when 0001=q=01100000。 1 when 0010=q=11011010。 2 when 0011=q=11110010。 3 when 0100=q=01100110。 4 when 0101=q=10110110。 5 when 0110=q=10111110。 6 when 0111=q=11100000。 7 when 1000=q=11111110。 8 when 1001=q=11110110。 9 when others=q=00000000。 end case。 end process。 end disp_arc。 仿真波形 2500分頻波形 10分頻波形 4分頻波形 13 / 15 control模塊波形 count模塊波形 control count lock 模塊級(jí)聯(lián)仿真電路圖 14 / 15 control_count_lock級(jí)聯(lián)波形 lock模塊波形 全部級(jí)聯(lián)后仿真時(shí)間太長不好做，以實(shí)物為準(zhǔn) 15 / 15 8. 調(diào)試過程中出現(xiàn)的問題分析及其解決的措施 起初在仿真 control 模塊時(shí)，當(dāng)在第一檔停留，后得到一個(gè)升檔信號(hào)后跳到了第三檔，在第二檔只停留很短的時(shí)間，造成了換擋的錯(cuò)誤，同樣的當(dāng)在第三檔停留，得到一個(gè)降檔信號(hào)后跳到第一檔，在第二檔停留的時(shí)間也很短，找了很久發(fā)現(xiàn)是由于 count模塊發(fā)出的升檔和降檔時(shí)間太長，導(dǎo)致在 control 接收后由于時(shí)鐘很快，在第一個(gè)時(shí)鐘上升沿改變檔位后在接下來的時(shí)鐘上升沿又被檔位信號(hào)觸發(fā)從而檔位又改變。 找到這個(gè)問題之后我首先想到的是將檔位信號(hào)有高電平觸發(fā)改為上升沿觸發(fā)，但這個(gè)方案就造成了時(shí)鐘上升沿觸發(fā)后又判斷檔位上升沿，這在 vhdl 中是不允許的，編譯的時(shí)候也 報(bào)錯(cuò)。然后想到的是 control在接收檔位信號(hào)之后發(fā)出一個(gè) clrad信號(hào)清除 count中的檔位信號(hào)，這樣就不會(huì)造成重復(fù)升降檔的錯(cuò)誤。 9. 方案的特點(diǎn)、存在的問題、有待改進(jìn)的措施 實(shí)驗(yàn)中要求用 3 個(gè)量程來實(shí)現(xiàn)對(duì) 10Hz 到 1MHz的頻率進(jìn)行測(cè)量，并用 4個(gè)數(shù)碼管顯示數(shù)據(jù)。這就需要將時(shí)鐘通過分頻為 3個(gè)不同頻率來實(shí)現(xiàn) 3個(gè)檔位的要求，我用一個(gè) 2500分頻和 4 個(gè) 10 分頻還有 三 個(gè) 4 分頻把時(shí)鐘變成 50HZ， 5HZ， 作為 3 個(gè)檔位的計(jì)數(shù) ，并且在 4分頻的同時(shí)在門控信號(hào)為低電平的后半邊分出一個(gè)清零信號(hào)，鎖存信號(hào) 則是通過對(duì)門控信號(hào)取反得到。通過計(jì)數(shù)器 對(duì)待側(cè)信號(hào)進(jìn)行計(jì)數(shù)，在通過控制器的輸出控制信號(hào)，實(shí)現(xiàn)計(jì)數(shù)，鎖存，清零，升降檔，最后把數(shù)據(jù)通過譯碼顯示在數(shù)碼管上。 可以擴(kuò)大量程，在頻率較小時(shí)引入小數(shù)點(diǎn)顯示，顯示小數(shù)點(diǎn)后幾位，提高精確度 ： 量程的擴(kuò)展可以通過多加幾個(gè)數(shù)碼管完成 ，加一個(gè)數(shù)碼管可以使量程擴(kuò)大十倍。若要求具有更高的精確度那么 既可以增加閘門時(shí)間，也可以對(duì)被測(cè)信號(hào)進(jìn)行倍頻或者在低頻（被測(cè)頻率的值小于 10KHz）時(shí)采用周期法測(cè)量，然后 把測(cè)的周期轉(zhuǎn)化為頻率值。在高頻段采用直接法測(cè)量；在超過量程是提供錯(cuò)誤信息比如 led 閃爍、數(shù)碼管顯示 error 或者蜂鳴器鳴叫等；也可以將數(shù)碼管換成液晶顯示；加入監(jiān)測(cè)占空比的 功能，檢測(cè)方波的占空比；加入檢測(cè)正弦波、三角波的功能 10. 收獲 與體會(huì) 歷時(shí)三個(gè)星期的課程設(shè)計(jì)結(jié)束了，通過這次的課程設(shè)計(jì)，使我的動(dòng)手能力和經(jīng)驗(yàn)有了一定程度的提高，在數(shù)字邏輯電路技術(shù)的理論知識(shí)上也有了更深的了解。在調(diào)試的過程中，通過排除故障，我學(xué)到了不少知識(shí)，增長了許多經(jīng)驗(yàn)，而這些都是書上學(xué)不到的。鞏固和運(yùn)用了“數(shù)字邏輯”課程中所學(xué)的理論知識(shí)和實(shí)驗(yàn)技能，基本掌握了 FPGA設(shè)計(jì)的一般 方法，提高了設(shè)計(jì)能力和實(shí)驗(yàn)技能。通過這一次的數(shù)字系統(tǒng)“簡易頻率計(jì)”的課程設(shè)計(jì)，更深入的學(xué)習(xí)到了用 vhdl 硬件描述語言設(shè)計(jì)數(shù)字系統(tǒng)的方法，對(duì)于邏輯問題的分析及設(shè)計(jì)有了更進(jìn)一步的掌握。設(shè)計(jì)過程中，對(duì) 于 QuartusII 軟件的操作有了進(jìn)一步的掌握，以及對(duì)具體問題的分析，這些都是收獲。同時(shí)又發(fā)現(xiàn)自己的很多不足，自己知識(shí)有很多的漏洞，看到了自己的實(shí)踐經(jīng)驗(yàn)還是比較缺乏，理論 聯(lián)系實(shí)際的能力還 需提高。 這次由于我們的學(xué)業(yè)不精和時(shí)間等客觀問題，未能使設(shè)計(jì)達(dá)到完善，還有很多缺點(diǎn)和錯(cuò)誤，希望老師能提出改進(jìn)意見，謝謝老師的辛勤栽培，我以后會(huì)更加努力。
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1