最新向量存儲器的參數(shù)化設(shè)計與驗證-資料下載頁
2025-06-30 03:28本頁面
【正文】 圖4實例化16個BANK 本文以YHFTMatrix DSP的向量存儲器（VM）的參數(shù)化設(shè)計方法為例，對基于Verilog HDL的IP核參數(shù)化設(shè)計方法及其實現(xiàn)作了較為詳細描述，指出了參數(shù)化設(shè)計的目標(biāo)是獲得高質(zhì)量可綜合的目標(biāo)模型。這種參數(shù)化的設(shè)計方法，充分利用Verilog1364—2001標(biāo)準(zhǔn)中的參數(shù)化語句塊，從設(shè)計中抽象出多個不同類型的參數(shù)，提高了源代碼和測試碼使用的便捷性，可維護性，可重用性。增強了IP核的可伸縮性、靈活性和可重用性。避免了IP核優(yōu)化設(shè)計過程中大量的重復(fù)設(shè)計。 6參考文獻 [1] [D]..[2] .[3] Concepcion Sanz, Manuel Prieto. Combining system scenarios and configurable memories to toleralate unpredictability, ACM July 2008 [4] Steven. J .E Wilton ,Jonathan Rose Architecture of centralized fieldconfigurable memory , ACM third international symposium on FPGA[5] Standard Hardware Description language Basic on the Verilog Hardware Description language IEEE2001 [6] Concepcion Sanz, Manuel Prieto, Antonis Papanikolaou, Francky CatthoorJose Ignacio Gomez . Systemlevel process variability pensation on memory organizations. On thescalability of multimode memories 2010[7] ZHAO,Junchao ,CHEN IP Core Design [C] 2001[8] (1)[9] .[10] 夏宇聞,現(xiàn)代電子設(shè)計工具與lP核的重用[J]．．(11)：1721 [11] [M]長沙： 7作者簡介鑫大星，男，碩士研究生，研究方向為大規(guī)模集成電路設(shè)計和高性能DSP設(shè)計與驗證；Email:gx19880128@ 手機:18711085645
醫(yī)療健康相關(guān)推薦
鄂ICP備17016276號-1