最新一位全加器的設計-資料下載頁
2025-06-30 03:24本頁面
【正文】 RC驗證。 兩輸入與非門與異或門的繪制編輯根據之前與非門和異或門原理圖，將PMOS、NMOS進行級聯合并組合成如下圖的兩輸入與非門和異或門。圖38 兩輸入與非門上圖是兩輸入與非門的原理圖與版圖對比，上半部分由2個PMOS并聯，下部由2個NMOS串聯進行級聯得到兩輸入與非門。圖39 異或門版圖根據前文的異或門原理圖，將POM、NMOS進行組合級聯得到異或門版圖。將3個量輸入與非門進行源漏共享合并成如下圖所示的版圖：圖310 三個兩輸入與非門源漏共享圖圖311 異或門源漏共享圖 繪制最終一位全加器版圖接下來一位全加器原理圖與版圖進行對比，將前面繪制好的異或門、與非門進行合并級聯，得到最終的一位全加器版圖。圖312一位全加器原理圖圖313 一位全加器版圖由原理圖可看出上半部分由2個異或門構成，下半部分由3個兩輸入與非門構成。Ai Bi為其中一異或門的輸入，同時也是下端一與非門的輸入。前一異或門的輸出與Ci1同為第二個異或門的輸入，輸出為Si。同時前面異或門的輸出與Ci1同為下側一與非門輸入，兩個與非門的輸出同為最后一與非門的輸入，輸出為Ci。由此完成一位全加器版圖繪制。進行DRC驗證，得到以下結果：圖314 DRC驗證結果說明DRC驗證通過，此次一位全加器版圖的設計是符合規(guī)則的。4心得體會課程設計題目定下來的時候，我當時便立刻著手資料的收集工作中，當時面對浩瀚的書海真是有些茫然，不知如何下手。我將這一困難告訴了老師，在老師細心的指導下，終于使我對自己的工作方向和方法有了掌握。在搜集資料的過程中，我在學校圖書館，圖書館搜集資料，還在網上查找各類相關資料，將這些寶貴的資料全部摘記下來，盡量使我的資料完整、精確、數量多，這有利于論文的撰寫。然后我將收集到的資料仔細整理分類，及時拿給老師進行溝通。資料查找完畢，我開始著手ORCAD軟件和LEDIT軟件的學習熟練與使用。在學習過程中遇到困難我就及時和老師聯系，并和同學互相交流。在大家的幫助下，困難一個一個解決掉，對ORCAD軟件和LEDIT軟件已經比較熟悉，并且把全加器的原理圖以及版圖成功的畫了出來。我在這次課程設計的過程中收獲了很多，我不止是學到了很多專業(yè)知識，還學會了新的工具的使用，在這段時間里，我更與老師建立了濃厚的情誼，使我體會了學習的樂趣。我與身邊許多同學，也建立了良好的學習關系，互幫互助，克服難關。更鍛煉了自我的動手和分析問題能力，受益匪淺。腳踏實地，認真嚴謹，實事求是的學習態(tài)度，不怕困難、堅持不懈、吃苦耐勞的精神是我在這次設計中最大的收益。我想這是一次意志的磨練，是對我實際能力的一次提升，也會對我未來的學習和工作有很大的幫助。5參考文獻[1] ChristopherSaint, JudySaint. 集成電路版圖基礎—實用指南[J].清華大學出版社，（2）:132145.[2] Baker, HarryW.Li/DavidE.Boyce. CMOS電路設計[M].技術出版社，.[3] AlanHastings. 模擬電路版圖藝術[M]. 清華大學出版社，.[4] . CMOS模擬電路設[M].科學出版社，.[5]曾慶貴. 集成電路版圖設計[M]. 機械工業(yè)出版社， .[6]楊之廉等編著. 《超大規(guī)模集成電路設計方法學導論》（第2版），清華大學出版社, 2002年出版。[7]鄧紅輝等譯。《CMOS集成電路版圖概念、方法與工具》，電子工業(yè)出版社，2006年3月出版。本科生課程設計成績評定表姓 名性 別專業(yè)、班級課程設計題目：課程設計答辯或質疑記錄：成績評定依據：最終評定成績（以優(yōu)、良、中、及格、不及格評定）指導教師簽字： 年 月 日19
環(huán)評公示相關推薦
鄂ICP備17016276號-1