最新使用vhdl語言進行的mhz數(shù)字頻率計的設計-資料下載頁
2025-06-30 02:15本頁面
【正文】 1 DOWNTO 0)。 BEGINU0:TESTCTL PORT MAP(CLK=CLK,TSTEN=SE,CLR_CNT=SC,LOAD=SL)。U1:CNT10 PORT MAP(CLK=FSIN,CLR=SC,ENA=SE,CQ=SD(3 DOWNTO 0),CO=S1)。U2:CNT10 PORT MAP(CLK=S1,CLR=SC,ENA=SE,CQ=SD(7 DOWNTO 4),CO=S2)。 （9）U3:CNT10 PORT MAP(S2,SC,SE,SD(11 DOWNTO 8),S3)。U4:CNT10 PORT MAP(S3,SC,SE,SD(15 DOWNTO 12),S4)。U5:CNT10 PORT MAP(S4,SC,SE,SD(19 DOWNTO 16),S5)。U6:CNT10 PORT MAP(S5,SC,SE,SD(23 DOWNTO 20),S6)。U7:CNT10 PORT MAP(S6,SC,SE,SD(27 DOWNTO 24),S7)。 U8:CNT10 PORT MAP(S7,SC,SE,SD(31 DOWNTO 28),S8)。U9:REG32B PORT MAP(lk=SL,DIN=SD(31 DOWNTO 0),dout=DOUT)。END ARCHITECTURE ART。數(shù)字頻率計系統(tǒng)模塊編譯仿真波形如下： 數(shù)字頻率計系統(tǒng)頂層設計數(shù)字頻率及系統(tǒng)頂層設計需要一個在工作時鐘下，將系統(tǒng)模塊輸出的32位DOUT信號轉化為8個4位信號，并且送入顯示譯碼器HC4511中進行顯示。其程序設計如下： 信號轉化模塊：LIBRARY IEEE。USE 。 USE 。 ENTITY SELTIME IS PORT( CLK : IN STD_LOGIC。 （10） DIN : IN STD_LOGIC_VECTOR(31 DOWNTO 0)。 DAOUT: OUT STD_LOGIC_VECTOR(3 DOWNTO 0)。 SEL : OUT STD_LOGIC_VECTOR(2 DOWNTO 0))。 END SELTIME。 ARCHITECTURE behav OF SELTIME ISSIGNAL SEC : STD_LOGIC_VECTOR(2 DOWNTO 0)。 BEGIN PROCESS(CLK) BEGIN IF(CLK39。EVENT AND CLK=39。139。) THEN IF(SEC=111) THEN SEC=000。 ELSE SEC=SEC+1。 END IF。 END IF。 END PROCESS。 PROCESS(SEC,DIN(31 DOWNTO 0)) BEGIN CASE SEC IS WHEN 000=DAOUT=DIN(3 DOWNTO 0)。 WHEN 001=DAOUT=DIN(7 DOWNTO 4)。 WHEN 010=DAOUT=DIN(11 DOWNTO 8)。 WHEN 011=DAOUT=DIN(15 DOWNTO 12)。 WHEN 100=DAOUT=DIN(19 DOWNTO 16)。 WHEN 101=DAOUT=DIN(23 DOWNTO 20)。 WHEN 110=DAOUT=DIN(27 DOWNTO 24)。 WHEN 111=DAOUT=DIN(31 DOWNTO 28)。 WHEN OTHERS=NULL。 END CASE。END PROCESS。 （11）在Quartus II 中對以上模塊進行頂層仿真，在文件中對各個模塊進行整合連接。得到以下連接圖： （12）五 總結在此次課程設計中，我們做的是利用EDA技術設計數(shù)字頻率器。在課程設計中我遇到了很多困難和問題，在此，我首先感謝幫助我完成此次課程設計的XX老師以及各位同學，是他們在我遇到困難和問題時對我提供了重要指導和幫助。本次實習讓我們體味到設計電路、連接電路、調測電路過程中的樂與悲，苦與甜。設計是我們將來必需的技能，這次實習恰恰給我們提供了一個應用自己所學知識的機會，從到圖書館查找資料到對電路的設計對電路的調試再到最后電路的成型，都對我所學的知識進行了檢驗。在實習的過程中發(fā)現(xiàn)了以前學的數(shù)字電路的知識掌握的不牢。同時在設計的過程中，遇到了一些以前沒有見到過的元件，但是通過查找資料來學習這些元件的功能和使用。制作過程是一個考驗人耐心的過程，不能有絲毫的急躁，馬虎，對電路的調試要一步一步來，不能急躁，因為是在電腦上調試，比較慢，又要求我們有一個比較正確的調試方法，像把頻率調準等等。這又要我們要靈活處理，在不影響試驗的前提下可以加快進度，合理的分配時間。在設計控制電路的時候，我們可以連接譯碼顯示和計數(shù)電路，這樣就加快了完成的進度。最重要的是要熟練地掌握課本上的知識，這樣才能對試驗中出現(xiàn)的問題進行分析解決。對我而言，知識上的收獲重要，精神上的豐收更加可喜。讓我知道了學無止境的道理。我們每一個人永遠不能滿足于現(xiàn)有的成就，人生就像在爬山，一座山峰的后面還有更高的山峰在等著你。挫折是一份財富，經(jīng)歷是一份擁有。這次課程設計必將成為我人生旅途上一個非常美好的回憶！ (13)課程設計成績評定表成績評定項 目比例得 分平時成績（百分制記分）30%業(yè)務考核成績（百分制記分）70%總評成績（百分制記分）100%評定等級優(yōu) 良 中 及格 不及格指導教師（簽名）：20 年 月 日 (14
電大資料相關推薦
鄂ICP備17016276號-1