射頻電路印制板抗電磁干擾設(shè)計-資料下載頁
2025-06-30 00:27本頁面
【正文】 線進行隔離,防止相互之間的信號耦合效應(yīng)。 2 實驗測量下面幾個實驗測量事例,說明了不同原因帶來的干擾及其實際的解決辦法。 2. 1 電源線和地線帶來的干擾 圖1取自某高壓控制保護PCB的部分電路。圖1a為原設(shè)計電路。由于電源線和地線的印制導(dǎo)線寬度太細,電路在工作時局受外界干擾。圖1b是經(jīng)過改進后的電路,其電源線和地線加粗至5 mm,解決了電路的干擾技術(shù)。 圖1 某高壓控制保護PCB的部分電路 2. 2 元器件布局不合理帶來的干擾 圖2取自某雷達發(fā)射機磁場控制保護PCB的部分電路。重新布局元器件后改進的PCB 電路(如圖2b)較改進前的PCB 電路(如圖2a)在抗干擾性能上有很大的改善。 圖2 某雷達發(fā)射機磁場控制保護PCB的部分電路 2. 3 布線不合理帶來的干擾 圖3取自某雷達CFA電源控制保護PCB的部分電路。圖3a為原設(shè)計電路。由于布線時將高壓取樣信號線布于閉環(huán)取樣回路中,使閉環(huán)取樣電路在工作時易受外界的干擾,造成經(jīng)常誤報過壓故障。而圖3b是經(jīng)過改進后的PCB電路,由于避開了高壓取樣信號線帶來的干擾,改進后的PCB電路工作可靠穩(wěn)定。 圖3 某雷達CFA電源控制保護PCB的部分電路 3 結(jié) 語 射頻電路PCB設(shè)計的關(guān)鍵在于怎么減少輻射能力以及怎么提高抗干擾能力,合理的布局和布線是設(shè)計時頻電路PCB的保證。文中所述方法有利于提高射頻電路PCB設(shè)計的可靠性,解決好電磁干擾技術(shù),進而達到EMC的目的。6 / 6
公司管理相關(guān)推薦
鄂ICP備17016276號-1