eda6位加法計(jì)數(shù)器的設(shè)計(jì)-資料下載頁(yè)
2025-06-29 19:20本頁(yè)面
【正文】 編輯輸入波形波形編輯器的按鈕操作方法與MAX+plusⅡ相同。利用這些按鈕，分別給輸入管腳編輯波形，如圖25所示。圖25 已編輯輸入波形(5) 啟動(dòng)仿真及閱讀仿真報(bào)告單擊標(biāo)題欄中的Processing→Start Simulation選項(xiàng)，即可啟動(dòng)仿真器。如圖26所示。圖26 仿真結(jié)果從圖26中可以看出，本次設(shè)計(jì)與門的輸出有著明顯的延時(shí)。單擊左側(cè)的欄目，能夠打開仿真報(bào)告利用Quartus II軟件平臺(tái)的仿真功能來(lái)對(duì)所設(shè)計(jì)的電子線路系統(tǒng)進(jìn)行時(shí)序仿真，以檢測(cè)所設(shè)計(jì)的系統(tǒng)是否能夠?qū)崿F(xiàn)預(yù)期的功能，以便對(duì)源程序進(jìn)行修改。完成整體電子線路系統(tǒng)的設(shè)計(jì)工作后，新建vwf仿真文件，對(duì)所設(shè)計(jì)的電子線路系統(tǒng)進(jìn)行功能仿真，檢測(cè)電子線路系統(tǒng)的正確性。以上是以10進(jìn)制和16進(jìn)制計(jì)數(shù)模式為例的功能仿真波形在，從圖中可看出所設(shè)計(jì)的電子線路系統(tǒng)可實(shí)現(xiàn)正確功能，即該電子線路系統(tǒng)的設(shè)計(jì)是正確的。在仿真過(guò)程中由于源程序中時(shí)鐘分頻過(guò)大，會(huì)導(dǎo)致看不到波形，所以需要修改分頻參數(shù)，降低分頻數(shù)，以使在仿真過(guò)程中能夠看到完整波形，仿真正確后再改回原來(lái)的參數(shù)。在仿真過(guò)程中，可根據(jù)需要設(shè)置仿真時(shí)間長(zhǎng)度，以看到更多的仿真波形，有利于從仿真波形中檢測(cè)所設(shè)計(jì)的電子線路系統(tǒng)的正確性。6 個(gè)人小結(jié)經(jīng)過(guò)本次“集成電路軟件”的課程設(shè)計(jì)，自己對(duì)計(jì)數(shù)器的工作原理有了更深的理解。本次課程設(shè)計(jì)使用的是Quartus II可編程邏輯器件軟件開發(fā)平臺(tái)，經(jīng)過(guò)本次課程設(shè)計(jì)后，自己能夠更加熟悉Quartus II軟件開發(fā)平臺(tái)的各項(xiàng)功能的操作流程，并能使用該軟件來(lái)編程設(shè)計(jì)簡(jiǎn)單的電子線路系統(tǒng)。但自己只是對(duì)Quartus II軟件中的VHDL編程語(yǔ)言有一定的使用能力，而對(duì)Quartus II軟件的其他功能還缺乏了解，為了在以后的學(xué)習(xí)工作中能夠較熟練地使用Quartus II軟件，自己還必須花一定的時(shí)間在該軟件的學(xué)習(xí)上。隨著現(xiàn)代計(jì)算機(jī)技術(shù)的發(fā)展，各方面的設(shè)計(jì)日漸趨于自動(dòng)化的計(jì)算機(jī)設(shè)計(jì)。Quartus II作為一個(gè)功能強(qiáng)大的可編程邏輯器件軟件開發(fā)平臺(tái)，它電子線路設(shè)計(jì)自動(dòng)化中的作用不言而喻。而經(jīng)過(guò)本次課程設(shè)計(jì)后，發(fā)現(xiàn)自己在該軟件的使用能力上還是非常有限，所以對(duì)該軟件的學(xué)習(xí)還有待加強(qiáng)。在編程過(guò)程中發(fā)現(xiàn)自己對(duì)各電子線路系統(tǒng)的基礎(chǔ)理論只是還相當(dāng)缺乏，沒(méi)有較好的基礎(chǔ)理論知識(shí)，即使有再好的開發(fā)軟件也是很難設(shè)計(jì)出有價(jià)值的電子線路系統(tǒng)的。所以要不斷學(xué)習(xí)積累基礎(chǔ)理論知識(shí)，有了夯實(shí)的理論基礎(chǔ)才能順利設(shè)計(jì)出結(jié)構(gòu)簡(jiǎn)單、性能優(yōu)良的電子線路系統(tǒng)。參考文獻(xiàn)[1] 伍時(shí)和主編，數(shù)字電子技術(shù)基礎(chǔ)，北京：清華大學(xué)出版社，[2] 潘松等編著，EDA技術(shù)與VHDL，北京：清華大學(xué)出版社，[3] 李宗伯等譯，VHDL設(shè)計(jì)表示和綜合，北京：機(jī)械工業(yè)出版社，2002[4] 楊頌華編著，電子線路EDA仿真技術(shù)，西安：西安交通大學(xué)出版社，2008[5] 邢建平編著，VHDL程序設(shè)計(jì)教程，北京：清華大學(xué)出版社，2005[6] 徐志軍編著，CPLD/FPGA的開發(fā)與應(yīng)用，北京：電子工業(yè)出版社，200218
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1