【導(dǎo)讀】度隨被測信號頻率的下降而降低的缺點。等精度的測量方法不但具有較高的測量精度，而且在整個頻率區(qū)域保持恒定的測試精度。該頻率計利用CPLD來實現(xiàn)頻率的測量計。本文詳細(xì)論述了硬件電路的組成和單片機(jī)的軟件控制流程。制模塊、顯示模塊、輸入信號整形模塊以及單片機(jī)和CPLD主控模塊。Atmel公司的單片機(jī)AT89C51和Altera公司的MAX7000系列EPM7128SLC84-15芯片。鍵控制模塊設(shè)置1個開始鍵和3個時間選擇鍵，鍵值的讀入采用一片74LS165來完成；部分?jǐn)?shù)據(jù)計算和轉(zhuǎn)換模塊。CPLD的結(jié)構(gòu)與功能介紹.......

　　

【正文】 25 CPLD 模塊仿真 圖 為計數(shù)模塊圖： bc lkx c lkgat es el[ 1. . 0]c lrs t adat abus [ 15. . 0]c lk _entins t 圖 計數(shù)模塊圖 此頂層模塊通過編評后，其最后的波形結(jié)果如下圖所示，以下所有的仿真波形圖的標(biāo)準(zhǔn)頻率為 Fs=40MHz。 從圖中可知，當(dāng)單片機(jī)發(fā)出一個清零信號（ CLR=1） 時，計數(shù)器被清零。單片機(jī)發(fā)出開始信號（ gate=1，預(yù)置門控信號 ） ,與此同時 CPLD 在檢測到被測信號的上升沿后，開始從零計數(shù)，計數(shù)完成后，發(fā)出一個結(jié)束信號（ sta 由高電平變?yōu)榈碗娖剑瑔纹瑱C(jī)收到這個信號后，發(fā)出數(shù)據(jù)輸出控制信號 sel（ ss ss0） ，若 sel=00、 0 11 時從P0 口和 P2 口由低 8 位至高 8 位分別讀出兩組 4 個 8 位計數(shù)值（ databus(0..7)） 。 圖 仿真時序波形圖 畢業(yè)設(shè)計 (論文 ) 26 單片機(jī)的匯編語言編程 單片機(jī)主程序 圖 為單片機(jī)主程序流程圖： 圖 主程序流程圖 系統(tǒng)初始化后，主程序不斷掃描鍵盤子程序，當(dāng)開始鍵按下后，程序轉(zhuǎn)到測頻子程序執(zhí)行測頻功能。那么讀入開始鍵之后馬上跳轉(zhuǎn)到測頻子程序，測頻子程序先置測頻控制位 CLR(),將 CPLD內(nèi)的計 數(shù)器清零，然后通過健盤將頂置門的時間值讀入單片機(jī)，打開預(yù)置門進(jìn)行測頻計數(shù)，等預(yù)置門時間到后，關(guān)斷預(yù)置門， CPLD 關(guān)斷預(yù)置門后將給單片機(jī)一個結(jié)束信號，單片機(jī)讀到結(jié)束信號后，通過置 [SS1,SS0」的四個狀態(tài)，分四 次 將測頻結(jié)果的 32 位數(shù)據(jù)讀入單片機(jī)，計算后將結(jié)果轉(zhuǎn)換為 BCD 碼送 LED 顯示輸出。 Y 鍵盤掃描 開始 顯示子程序 初始化 測頻子程序 結(jié)束 N 開始鍵按下 ？ 畢業(yè)設(shè)計 (論文 ) 27 顯 示子程序通過查表方式，將頻率測量值以十進(jìn)制的形式顯示出來。 空閑狀態(tài)程序始終掃描鍵盤，等待輸入，并在 LED 上顯示 CPUREADY 的字樣，執(zhí)行 完某一功能后程序又會回到鍵盤掃描狀態(tài)上來。 測頻子程序 圖 為測頻子程序流程圖 ： 圖 測頻子程序流程圖 Y 開始 計數(shù)并將結(jié)果轉(zhuǎn)換為 BCD 碼 讀入計數(shù)結(jié)果 關(guān)預(yù)置門 開預(yù)置門 讀預(yù)置門時間 值 清計數(shù)器 定時時間到？ 讀結(jié)束標(biāo)志位結(jié)束？ 返回 N Y N 畢業(yè)設(shè)計 (論文 ) 28 當(dāng)開始鍵按下后，單片機(jī)轉(zhuǎn)到測頻子程序，執(zhí)行測頻功能。單片機(jī)首先向 CPLD 發(fā) 出一個清零信號 CLR()，將 CPLD 內(nèi)的計數(shù)器清零，然后通過鍵盤將預(yù)置門的時讀入 單 片機(jī)，打開預(yù)置門使 CPLD 開始計數(shù)，此時間值就是計數(shù)時間， 等預(yù)置門時間到后， 關(guān)斷預(yù)置 CPLD 關(guān)斷預(yù)置門后將給單片機(jī)一個結(jié)束信號，單片機(jī)讀到結(jié)束信號后，通 過置 [SS1,SS0」的四個狀態(tài)，分四次將測頻結(jié)果的 32 位數(shù)據(jù)讀入單片機(jī)，單片機(jī)通過等精度的測頻公式 ()： Fx=(Fs/Ns)*Nx () 計算出被測信號的頻率值，并將此頻率值轉(zhuǎn)換為相應(yīng)的 BCD 碼，為后面的顯示功能作準(zhǔn)備。 顯示子程序 圖 ： 圖 顯示子程序流程圖 置顯示個數(shù)（ 8 個 LED） 開始 設(shè)串行口方式（方式 0） 開顯示控制（ ） 置顯示緩沖區(qū)指針 關(guān)顯示控制 () Y 發(fā)送顯示數(shù)據(jù)完畢？ 開始 N 畢業(yè)設(shè)計 (論文 ) 29 顯示數(shù)據(jù)由單片機(jī)的串行口 ， ， 制數(shù)據(jù)的輸出。顯示的數(shù)據(jù)存放在從 30H開始的 RAM單元中。串行口設(shè)為方式 0。顯示用查表的方式，將要顯示的段形碼頂先存入以 TAB開頭的碼表中。 鍵盤掃描子程序 圖 ： 圖 鍵盤掃描子程序流程圖 Y Y 開始 關(guān)閉鍵盤控制（ ） 在讀入鍵值 延時、消抖 讀入鍵值 設(shè)串口方式（方式0） 開鍵盤控制（ ） 有鍵按下？ 與原鍵值 相等？ 返回 N N 存鍵值 畢業(yè)設(shè)計 (論文 ) 30 該程序采用查詢方式。程序開始后，先在 LED 上給出 CPUREADY 的提示字，然后進(jìn)入鍵盤掃描方式。單片機(jī)通過 74LS165 不斷查詢鍵盤。當(dāng)有鍵輸入時，將鍵值讀入到預(yù)存單元，然后采用軟件消抖的方法，用軟件延時 10MS，再讀鍵值，和原鍵值進(jìn)行比較，若和原值不相同，證明是由抖動引起的。重新掃描鍵盤。若相同，則跳轉(zhuǎn)到相應(yīng)入口執(zhí)行子程序。相應(yīng)功能子程序開始執(zhí)行后，對按鍵不會在響應(yīng)，直至程序執(zhí)行完為止，再進(jìn)入鍵盤掃描狀態(tài)。 時間值輸入子程序 鍵盤設(shè)有三個時間值鍵，分別為 ,1s 和 10S，來控制預(yù)置門的開關(guān)時間。在執(zhí)行功能子程序之前會提示先輸入時間值 (在 LED 上顯示 ENTERSJ)。測高頻時用 作門控時間，在滿足測量精度要求下可減少計數(shù)值，減少程序運(yùn)算量。測低頻時，用 1S 或10S 作門控時間，尤其在測低于 1HZ 的低頻時，至少要選擇 10S 的門控時間，才能使被測信號計數(shù)一個以上的脈沖。其程序執(zhí)行過程與鍵盤掃描子程序相同。 延時子程序 延時程序的流程圖如圖 所示 ： 圖 延時子程序流程 圖 Y Y 開始 賦計數(shù)值 1 賦計數(shù)值 2 返回 N 計數(shù)值 2減 1為 0？ 計數(shù)值 2減 1為 0？ N 畢業(yè)設(shè)計 (論文 ) 31 第五章 實驗測試及誤差分析 實驗測試 本系統(tǒng)既含有 CPLD 自編程硬件設(shè)計電路，又含有單片機(jī)控制電路，整個系統(tǒng)比較復(fù)雜，因此我們采用自底向上的調(diào)試方法，也就是先進(jìn)行各個單元電路的軟件仿真和硬件調(diào)試，在各個單元電路調(diào)試好后再進(jìn)行系統(tǒng)聯(lián)調(diào)，最后 進(jìn)行硬件的編程固化及系統(tǒng)的組裝。 誤差分析 由第一部分所述的測量原理可知，本系統(tǒng)的測頻公式為 ()： Fx=(Fs/Ns)*Nx () 其誤差分析如下 : 設(shè)所測頻率值為 Fx，其真實值為 Fxe，標(biāo)準(zhǔn)頻率為 Fs。在一次測量中，由于 Fx計數(shù)的起停時間都是由該信號的上跳沿觸發(fā)的，在 Tpr 時間內(nèi) Fx 的計數(shù) Nx 無誤差；此時內(nèi)的計數(shù) Ns 最多相差一個脈沖，即 :|△ et|≤ 1 則 : Fx/Nx=Fs/Ns FxE/Nx=Fs/(Ns+△ et)由此推得 : Fx=(Fs/Ns)*Nx Fxe=[Fs/(Ns+△ et)]*Nx 根據(jù)相對誤差公式有 : △ Fxe/Fxe=|FxeFx|/Fxe 可以得： △ Fxe/Fxe=|△ et|/Ns ∵ |△ et|≤ 1 ∴ |△ et|/Ns≤ 1/Ns 即 |﹠ |=△ Fxe/Fxe≤ 1/Ns Ns=Tpr*Fs 畢業(yè)設(shè)計 (論文 ) 32 由此可知 : 相對測量誤差與頻率無關(guān)。 增大 Tpr 或提高 Fs，可以增大 Ns，減少測量誤差，提高測量精 度。標(biāo)準(zhǔn)頻率誤差為△ Fs/Fs，由于晶體穩(wěn)定度很高，標(biāo)準(zhǔn)頻率誤差可以進(jìn)行校準(zhǔn)。本測頻系統(tǒng)的測量精度與預(yù)置門寬度和標(biāo)準(zhǔn)頻率有關(guān)，與被測信號的頻率無關(guān)。 在預(yù)置門時間和常規(guī)測頻閘門時間相同而被測信號頻率不同的情況下，本測頻系統(tǒng)所采用的測量方法的測量精度不變。為了恒定測量精度，可采用高頻率穩(wěn)定度和高精度的恒溫可微調(diào)的晶體振蕩器作標(biāo)準(zhǔn)頻率發(fā)生器，故我們選用 40MHz 的有源晶振。 測頻范圍 :0100MHz。當(dāng)采用 10 秒檔時，被測頻率為 時，可以檢測到 10 秒閘門信號一次。 100MHz 上限頻率設(shè) 定受到 CPLD 內(nèi)部 32 位計數(shù)長度和 CPLD 本身計數(shù)時鐘頻率及 8 位數(shù)碼管位數(shù)的限制。 按照等精度測頻原理 的 分析，其測頻相對誤差為 |﹠ |=△ Fxe/Fxe≤ 1/Ns,即使在門寬時間為 時，其相對誤差也在百萬分之一，而現(xiàn)有條件無法提供精度在千萬分之一以上的被測頻率。 畢業(yè)設(shè)計 (論文 ) 33 結(jié) 論 大學(xué) 幾 年中，我系統(tǒng)的學(xué)習(xí)了 CPLD、 單片機(jī) 和 EDA 的知識，也看到了 這些 技術(shù)的廣闊前景，選擇這個課題，正是希望能加深自己對 所學(xué) 各方面的理解，并在運(yùn)用先前學(xué)到的知識進(jìn)行設(shè)計的過程中，進(jìn)一步的理解其實質(zhì)和作 用，鞏固和拓展以前的學(xué)習(xí)成果，從而希望今后能在這個領(lǐng)域作出成績。 由于 CPLD、 單片機(jī) 和 EDA 技術(shù) 發(fā)展已經(jīng)很成熟，我們更多的是借鑒前人的工作，完善我們的設(shè)計。當(dāng)然，我們在前人的基礎(chǔ)上向前走了一步，無論是原器件的選擇，還是程序的設(shè)計，我們做的比他們復(fù)雜，這并不是簡單意義上的重復(fù)，而是消化吸收和創(chuàng)新。 在設(shè)計的過程中， 我 真正的體會到了書本知識轉(zhuǎn)化為實踐時的困難，往往很不起眼的一件事情，就是設(shè)計的關(guān)鍵，必須得搞清楚。為了查找相關(guān)的技術(shù)文獻(xiàn)資料，我們上網(wǎng)，去學(xué)校圖書館甚至去省圖書館查找資料，雖然辛苦一點，但是令人欣 慰的是學(xué)到了書本上學(xué)不到的東西，并且掌握了設(shè)計的一般方法。 三個月的時間很短，我們的能力也有限，很可能我們的設(shè)計存在這樣或那樣的不足，希望各位多多批評 指 正。我在這次設(shè)計中學(xué)到了很多東西，我認(rèn)為最大的收獲就是學(xué)會了 獨立自主 去完成一件事。 畢業(yè)設(shè)計 (論文 ) 34 參考文獻(xiàn) [1] 周立功 ,夏宇文 . 單片機(jī)與 CPLD綜合應(yīng)用技術(shù) [M]. 北京 :北京航空航天大學(xué)出版社 , 2020:4549. [2] 何立民 . 單片機(jī)高級教程 [M]. 北京 : 北京航空航天大學(xué)出版社 , 2020:8791. [3] 謝小東 ,李良超 . 基于 FPGA 的等精度數(shù)字頻率計 [J]. 實驗科學(xué)與技術(shù) , 2020,24(2):177179. [4] 華成英 . 模擬電子技術(shù)基礎(chǔ)（第四版） [M]. 北京：高等教育出版社， 2020. [5] 侯媛彬 ,袁益民 ,霍漢平 .凌陽單片機(jī)原理及其畢業(yè)設(shè)計精選 [M]. 北京 : 北京科學(xué)出版社 ,2020:93101. [6] 徐成 ,劉彥 ,李仁發(fā) . 一種全同步數(shù)字頻率測量方法的研究 [J]. 電子技術(shù)應(yīng)用 ,2020,38 (12) : 4346. [7] 譚會生 . 張昌凡 . EDA 技術(shù)及應(yīng)用 [M]. 西安 :西安電子科 技大學(xué)出版社 , 2020:153167. [8] 高遠(yuǎn) . 信號數(shù)字處理技術(shù)及其應(yīng)用 [M]. 哈爾濱 :黑龍江科學(xué)技術(shù)出版社 , 1983:8386. [9] 馬炫 . 等精度頻率脈沖信號采集測試系統(tǒng) [D]. 西安理工大學(xué) , 1997,11(3):5052. [10] 王鳳銀 . 基于 FPGA 的 數(shù) 字 頻 率 計 設(shè) 計 與 仿 真 [J]. 信息技術(shù) , 2020,10(33):153156. [11] 焦陽 . 頻率測量方法的改進(jìn) [J]. 儀器儀表學(xué)報 ,2020(S1):1112. [12] GUO and Implementat ion of Digital Cymometer Based on CPLD [J]. Journal of Inner Mongolia Normal University， 2020， 34（ 4） 434437. [13] Altera Corporation， Stratix Device Handbook [J]. 20204. [14] [J]. BeijingWorldPublishing Corp，2020. [15] James R. Armstrong, F. Gall Gray. VHDL Design Representation and Synthesis SecondEdition [M]. China Machine Press.， 2020. [16] Victor ， Nagle， Bill [J]. David Irwin. Digital 畢業(yè)設(shè)計 (論文 ) 35 Logic Circuit Analysis amp。 Design. Prentice Hall/Pearson. 199951. 畢業(yè)設(shè)計 (論文 ) 36 致 謝 本課題從調(diào)研、開題到方案的設(shè)計實施，自始至終都是在李 全 生老師的精心指導(dǎo)和周密安排下進(jìn)行的，李老師嚴(yán)謹(jǐn)治學(xué)的態(tài)度、實事求是的精神給我留下了深刻的印象。在課題的研究過程和論文的撰寫過程中，李老師也提出了許多建設(shè)性 意見， 傾注了大量心血，在此向李老師表示由衷的感謝 ! 并對 中南大學(xué) 所有任課老師