【導(dǎo)讀】EDA技術(shù)的應(yīng)用引起了電子產(chǎn)品系統(tǒng)開發(fā)的革命性變革。工具，基于硬件描述語言，可以進(jìn)行系統(tǒng)級數(shù)字邏輯電路的設(shè)計。的新型電子密碼鎖設(shè)計方法，闡述了其工作原理和軟硬件設(shè)計方法。實(shí)現(xiàn)了密碼輸入、數(shù)碼清除、密碼激活、電鎖解除、密碼更改和誤碼報警等功能。設(shè)計要求，能夠?qū)崿F(xiàn)正常開鎖、上鎖和修改密碼。該密碼鎖體積小、功耗低、易。于維護(hù)和升級，有很好的市場前景。

　　

【正文】 輸入信號， CLK 是電路的時鐘脈沖信號，也就是取樣信號， D_IN 經(jīng)過兩級 D觸發(fā)器延時后再使用 RS 觸發(fā)器處理。 圖 48 彈跳消除電路的內(nèi)部實(shí)現(xiàn)原理圖 按鍵信號 抽樣信號 抽樣結(jié)果 按鍵信號 抽樣信號 抽樣結(jié)果 第 4 章 系統(tǒng)的原理設(shè)計 21 此處 RS 觸發(fā)器的前端連接和非門的處理原則是： ① 因?yàn)橐话闳说陌存I速度至多是 10 次 /秒，亦即一次按鍵時間是 100 ms，所以按下的時間可估算為 50 ms。以取樣信號 CLK 的周期為 8 ms 計，則可以 取樣到6 次。 ② 對于不穩(wěn)定的噪聲，在 4 ms 以下則至多抽樣一次。 ③ 在觸發(fā)器之前，接上 ANDNOT 之后， SR 的組態(tài)如表 42 所示。 表 42 RS 觸發(fā)器真值表 S R D_OUT 0 0 不變 1 0 1 0 1 0 D0 為 1，且 D1 也為 1 時，結(jié)果 S=1， R=0， D_OUT 才會輸出 1。這代表被取樣的 D_IN 信號能被連續(xù)取樣到兩次 1，此時認(rèn)定它已經(jīng)穩(wěn)定地按下按鈕。 D0 為 0， 且 D1 也為 0 時，結(jié)果 S=0， R=1， D_OUT 才會輸出 0。這代表被取樣的 D_IN 信號能被連續(xù)取樣到兩次 0，此時認(rèn)定它已經(jīng)穩(wěn)定地放掉按鈕。 D0 為 1，且 D1 也為 0 時，結(jié)果 S=0， R=0， D_OUT 將維持先前的輸出信號不變。 D0=0， D1=1 也是如此。 總之，必須取樣到兩次 1 才會輸出 1，兩次 0 才會輸出 0。最后，由于 D_OUT的信號輸出時間寬度過長，所以輸出必須再接一級微分電路后，才接到譯碼電路。 (4) 鍵盤譯碼電路 上述鍵盤中的按鍵可分為數(shù)字按鍵和文字按鍵，每一個按鍵可能負(fù)責(zé)不同的功能，例如清除數(shù)碼、退位、激活電鎖、開鎖等，詳細(xì)功能參見表 43。 數(shù)字按鍵主要是用來輸入數(shù)字的，但是鍵盤所產(chǎn)生的輸出， 也就是掃描回復(fù)信號，是無法直接拿來用做密碼鎖控制電路的輸入的；另外，不同的按鍵（數(shù)字按鍵和功能按鍵）具有不同你功能，所以必須有鍵盤譯碼電路來規(guī)劃每個按鍵的輸出形式，以便執(zhí)行相應(yīng)的動作。 22 表 43 鍵盤參數(shù)表 掃描位置 KY3~KY0 鍵盤輸出 KX2~KX0 相對應(yīng)的 鍵盤按鍵 鍵盤譯碼 電路輸出 按鍵功能 1110 011 1 F=0001 數(shù)碼輸入 101 2 F=0010 數(shù)碼輸入 110 3 F=0011 數(shù)碼輸入 1101 011 4 F=0100 數(shù)碼輸入 101 5 F=0101 數(shù)碼輸入 110 6 F=0110 數(shù)碼輸入 1011 011 7 F=0111 數(shù)碼輸入 101 8 F=1000 數(shù)碼輸入 110 9 F=1001 數(shù)碼輸入 0111 011 * F=0100 激活電鎖 101 0 F=0000 數(shù)碼輸入 110 F=0001 清除 /解除電鎖 注：當(dāng)沒有任何數(shù)字按鍵被按下時，鍵盤譯碼輸出“ 1111”；當(dāng)某功能按鍵尚未定義其功能時，按鍵譯碼輸出“ 1000”。 鍵盤譯碼電路主要負(fù)責(zé)的工作是：首先判斷是否有鍵按下； 若被按下的是數(shù)字按鍵，則解碼成相對應(yīng)的 BCD 碼，若被按下的是功能按鍵，則解碼成四位數(shù)的碼字，有密碼鎖控制電路做相應(yīng)的動作。 (5) 按鍵存儲電路 因?yàn)槊看螔呙钑a(chǎn)生新的按鍵數(shù)據(jù)，可能會覆蓋前面的數(shù)據(jù)，所以需要一個按鍵存儲電路，將整個鍵盤掃描完畢后的結(jié)果記錄下來。按鍵存儲電路可以使用移位寄存器構(gòu)成。 本設(shè)計將采用串行輸入 /串行輸出（ Serial In/Serial Out）移位寄存器硬件作為按鍵存儲電路。所謂的串行輸入 /串行輸出移位寄存器，即數(shù)據(jù)一個接著一個依序第 4 章 系統(tǒng)的原理設(shè)計 23 進(jìn)來，輸出時采用先進(jìn)先出的順序，同樣是一個接著一個依序輸出。 根據(jù)以上設(shè)計思路，密碼鎖輸入電路的 VHDL程序見后的 程序，其中調(diào)用的程序（元件） 為鍵盤輸入去抖電路的 VHDL源程序 。 密碼鎖控制電路的設(shè)計 輸人電路完成之后，接下來進(jìn)行電子密碼鎖的控制電路設(shè)計，如圖 49 所示包括輸入數(shù)字寄存部分，預(yù)存密碼部分和比較部分。 圖 49 控制部分結(jié)構(gòu)框圖 其中輸入數(shù)字寄存器部分是 1 個 16 位的寄存器，負(fù)責(zé)保存輸入的 4 位數(shù)字，在按下解鎖信號后其全部數(shù)據(jù)送 入 比較 器，解鎖后，如果按下更改密碼按鍵，則把所有數(shù)據(jù) 送入 預(yù)存密碼寄存器。預(yù)存密碼寄存器也是一個 16 位的寄存器，負(fù)責(zé)保存密碼。比較器的功能是比較輸入的數(shù)字和預(yù)存密碼是否相等，相等則解鎖，綠燈亮； 不等則黃燈亮；計數(shù)器開始計數(shù)達(dá)到 3 次 則紅燈亮 。 密碼鎖的控制電路是整個電路的控制中心，主要完成對數(shù)字按鍵輸入和功能按鍵輸入的響應(yīng)控制。 1． 數(shù)字按鍵輸入的響應(yīng)控制 (1) 如果按下數(shù)字鍵，第一個數(shù)字會從顯示器的最右端開始顯示，此后每新按一個數(shù)字時，顯示器上的數(shù)字必須左移一格，以便將新的數(shù)字顯示出來。 (2) 假如要更改輸入的數(shù)字，可以按倒退按鍵來清除前一個輸入的數(shù)字，或者按清除鍵清除所有輸入的數(shù)字，再重新輸入四位數(shù)。 (3) 由于這里設(shè)計的是一個四位的電子密碼鎖，所以當(dāng)輸入的數(shù)字鍵超過四個時，電路不予理會，而且不再顯示第四個以后的數(shù)字。 輸入數(shù)字寄存器 預(yù)存密碼寄存器 比較器 按鍵數(shù)字輸入 比較結(jié)果輸出 計數(shù)器 24 2． 功能按鍵輸入的響應(yīng)控制 (1) 退格鍵：只清除前一個輸入的數(shù)字。 (2) 清除鍵：清除所有的輸入數(shù)字，即做歸零動作。 (3) 激活電鎖鍵：按下此鍵時可將密碼鎖的門上鎖。 (上鎖前必須預(yù)先設(shè)定一個四位的數(shù)字密碼 ) (4) 解除電鎖鍵：按下此鍵會檢 查輸入的密碼是否正確 ，若密碼正確則開鎖 。 (5) 密碼核對：在密碼更改，開鎖之前必須先核對密碼。 (6) 密碼變更：按下此鍵將目前輸入的數(shù)字設(shè)定為新的密碼。 (7) 萬用密碼： 電子密碼 鎖維護(hù)者使用。 使用電子密碼鎖的時候，只會用到三種工作模式（見圖 410），其中輸入文字模式用的是數(shù)字按鍵，只有上鎖和開鎖兩個模式必須占用功能按鍵。但是在實(shí)際操作中，難免會有按錯鍵的情況發(fā)生，使得“清除輸入”功能使用的機(jī)率很高，所以本設(shè)計中共設(shè)置了兩個功能按鍵，其中“解除電鎖”和“清除輸入”共用一個功能按鍵，另一個功能 按鍵是“激活電鎖”。 圖 410 電子密碼鎖的三種模式及關(guān)系 密碼鎖顯示電路的設(shè)計 該設(shè)計的輸出電路由顯示緩存器、多路選通器、時鐘發(fā)生器、掃描信號發(fā)生器、七段譯碼器組成，其結(jié)構(gòu)和模塊劃分如圖 411 所示 。 輸入文字模式 開始輸入 4 位數(shù)字，在輸入數(shù)字時可能使用到清除鍵 上鎖工作模式 清除原先存儲于組件中的密碼 輸入舊密碼后變更密碼 將新密碼回存于存儲組件中 密碼鎖激活上鎖 開鎖工作模式 檢查輸入的密碼是否有效 核對輸入密碼是否有效 都正確后解除電鎖 第 4 章 系統(tǒng)的原理設(shè)計 25 圖 411 輸出部分結(jié)構(gòu)框圖 其中顯示緩存器是 1 個存儲量為 16 位的寄存器，它用于存儲 LED 顯示的內(nèi)容。所以 4 個數(shù)碼管就需要 16 位的存儲器。多路選通器用于從顯示 緩存器中選擇出某一個 LED 的內(nèi)容用于顯示。掃描信號用于選擇片選信號，片選信號依次并循環(huán)地選通各個 LED 管時鐘發(fā)生器，通過對全局時鐘的分頻得到掃描模塊所需的時鐘 .七段譯碼模塊把 4 位 BCD 碼譯成便于顯示的七段碼。該顯示電路的工作過程如下 :寄存器所存儲的數(shù)據(jù)經(jīng)由數(shù)據(jù)選擇器送到譯碼電路，將其轉(zhuǎn)換成七段顯示器的顯示碼，轉(zhuǎn)送到七段顯示器，數(shù)據(jù)選擇與顯示管選擇必須同步 .由于設(shè)計的是 4 位數(shù)的數(shù)字密碼鎖， 1 位十進(jìn)制數(shù)需要 4 個二進(jìn)制位表示，所以寄存器必須是 16 位的。因?yàn)槭且話呙璧姆绞捷喠鞅稽c(diǎn)亮的，因此寄存器上的數(shù)據(jù)必須一組一組 地分開傳送，每次送 4 個位。 由于 密碼鎖顯示電路的設(shè)計比較簡單，這里直接采用四個 47 譯碼器來實(shí)現(xiàn)。 密碼鎖的整體組裝設(shè)計 將前面各個設(shè)計好的功能模塊進(jìn)行整合，可得到一個完整的電子密碼鎖系統(tǒng)的整體組裝設(shè)計原理圖，如圖 412 所示。 圖 412 密碼鎖的整體組裝設(shè)計原理圖 顯示緩存器 多路選通器 時鐘發(fā)生器 七段譯碼器 掃描信號 發(fā)生器 26 第 5 章 系統(tǒng)的程序?qū)崿F(xiàn) 鍵盤輸入去抖電路的 VHDL 源程序 圖 51 輸入去抖電路框圖 LIBRARY IEEE。 USE 。 ENTITY DCFQ IS PORT(CLK, CLRN, PRN, D: IN STD_LOGIC。 Q: OUT STD_LOGIC)。 END ENTITY DCFQ 。 ARCHITECTURE ART OF DCFQ IS BEGIN PROCESS (CLK, CLRN, PRN) BEGIN IF CLRN=39。039。 AND PRN=39。139。 THEN Q=39。039。 第 5 章 系統(tǒng)的程序?qū)崿F(xiàn) 27 ELSIF CLRN=39。139。 AND PRN=39。039。 THEN Q=39。139。 ELSIF CLK39。EVENT AND CLK=39。139。 THEN Q =D。 END IF 。 END PROCESS 。 END ARCHITECTURE ART。 LIBRARY IEEE。 USE 。 LIBRARY ALTERA。 USE 。 ENTITY DEBOUNCING IS PORT(D_IN, CLK: IN STD_LOGIC。 DD1, DD0, 1, 0 : OUT STD_LOGIC。 D_OUT, D_OUT1: OUT STD_LOGIC )。 END ENTITY DEBOUNCING 。 ARCHITECTURE ART OF DEBOUNCING IS COMPONENT DCFQ IS PORT(CLK, CLRN, PRN, D: IN STD_LOGIC。 Q: OUT STD_LOGIC)。 END COMPONENT DCFQ。 SIGNAL VCC, INV_D : STD_LOGIC 。 28 SIGNAL Q0, Q1 : STD_LOGIC 。 SIGNAL D1, D0 : STD_LOGIC 。 BEGIN VCC = 39。139。 。 INV_D = NOT D_IN 。 U1: DCFQ PORT MAP (CLK = CLK, CLRN = INV_D, PRN = VCC, D =VCC , Q = Q0)。 U2: DCFQ PORT MAP (CLK = CLK, CLRN = Q0, PRN = VCC, D =VCC , Q = Q1)。 PROCESS (CLK) BEGIN IF CLK39。EVENT AND CLK=39。139。 THEN D0 = NOT Q1。 D1 = D0。 END IF 。 END PROCESS 。 DD0 = D0。 DD1 = D1。 1 = Q1。 0 = Q0。 D_OUT = NOT (D1 AND NOT D0)。 D_OUT1 = NOT Q1 。 END ARCHITECTURE ART。 注：為便于仿真時觀察有關(guān)中間結(jié)果， 程序中增加了一些觀測點(diǎn)的輸出，調(diào)試好后程序中的相應(yīng)語句會注釋掉或作相應(yīng)修改。 第 5 章 系統(tǒng)的程序?qū)崿F(xiàn) 29 密碼鎖輸入電路的 VHDL 源程序 圖 52 輸入電路框圖 LIBRARY IEEE。 USE 。 USE 。 USE 。 ENTITY KEYBOARD IS PORT (CLK_1K: IN STD_LOGIC。 系統(tǒng)原始時鐘脈沖 (1kHz) KEY_IN: IN STD_LOGIC_VECTOR(2 DOWNTO 0)。 按鍵輸入信號 CLK_SCAN: OUT STD_LOGIC_VECTOR(3 DOWNTO 0)。 (仿真時用 )鍵盤掃描序列 DATA_N: OUT STD_LOGIC_VECTOR(3 DOWNTO 0)。 數(shù)字輸出 DATA_F: OUT STD_LOGIC_VECTOR(3 DOWNTO 0)。 功能 輸出 FLAG_N: OUT STD_LOGIC。 數(shù)字輸出標(biāo)志 FLAG_F: OUT STD_LOGIC。 功能輸出標(biāo)志