基于dsp的視頻采集系統(tǒng)的設計-資料下載頁
2025-06-27 17:18本頁面
【正文】 CPU 核通信，屬于完全非插入式 ( 即不使用片上資源 ) 調試，它無需目標存儲器，不占用目標系統(tǒng)的任何端口，而這些是駐留監(jiān)控軟件所必需的。另外，由于 JTAG 調試的目標程序是在目標板上執(zhí)行，仿真更接近于目標硬件，因此，許多接口問題，如高頻操作限制、 AC 和 DC 參數不匹配，電線長度的限制等被最小化了。使用集成開發(fā)環(huán)境配合 JTAG 仿真器進行開發(fā)是目前采用最多的一種調試方式。FIFO是英文First In First Out 的縮寫，是一種先進先出的數據緩存器，他與普通存儲器的區(qū)別是沒有外部讀寫地址線，這樣使用起來非常簡單，但缺點就是只能順序寫入數據，順序的讀出數據，其數據地址由內部讀寫指針自動加1完成，不能像普通存儲器那樣可以由地址線決定讀取或寫入某個指定的地址。這里用IDT7023555 定時器是一種模擬和數字功能相結合的中規(guī)模集成器件。555 定時器成本低，性能可靠，只需要外接幾個電阻、電容，就可以實現多諧振蕩器、單穩(wěn)態(tài)觸發(fā)器及施密特觸發(fā)器等脈沖產生與變換電路。555 定時器的功能主要由兩個比較器決定。兩個比較器的輸出電壓控制 RS 觸發(fā)器和放電管的狀態(tài)。 系統(tǒng)設計見附錄圖總結與致謝本次設計的系統(tǒng)采用較為先進的芯片，通過嚴格的設計，使得原來非常復雜的電路設計得到了極大的簡化，整個系統(tǒng)的設計增加柔韌性，易于理解與操作。但同時存在一些不足，對芯片的一些隱藏的功能沒有最大利用。通過本次課程設計，使我對DSP的設計與使用有了更深的認識，鞏固了我在《DSP原理及應》課程中所學的基本理論知識和實驗技能，使我對《基于DSP的視頻采集系統(tǒng)的設計》課程有了更深入的了解，進一步激發(fā)了我對所學專業(yè)學習的興趣；提高了我的動腦設計和實踐能力，對我的幫助很大。在設計的過程和設計說明書的撰寫過程中，張君捧老師給予了我熱心的幫助和大力的支持，給我提了諸多的寶貴意見，拓寬了我的思路。在此我向老師致以崇高的敬意和衷心的感謝！在我的學習過程中，高煥兵、魏莉等其它老師也給了我耐心的指導和幫助。我在此對各位老師表示誠摯的感謝！參考文獻[1] 彭啟琮主編，《TMS320C54x實驗教程》，電子科技大學出版社[2] 彭啟琮、管慶主編，《DSP的集成開發(fā)環(huán)境CCS及DSP/BIOS的原理與應用》，電子工業(yè)出版社[3] 貝特曼 等著，陳健 等譯，DSP算法、應用與設計，機械工業(yè)出版社[4] 鄒彥，DSP原理及應用電子工業(yè)出版社 (200501出版) [5] 劉和平， DSP原理及電機控制應用，北京航空航天大學出版社[6] 寧改娣，DSP控制器原理及應用(第2版)，
教學教案相關推薦
鄂ICP備17016276號-1