【正文】 入端R、S和兩個輸出端Q、Q。 工作原理 :基本RS觸發(fā)器的邏輯方程為： 根據上述兩個式子得到它的四種輸入與輸出的關系: =S=0時，則Q=0,Q=1,觸發(fā)器置1。 =0、S=1時，則Q=1,Q=0,觸發(fā)器置0。 如上所述，當觸發(fā)器的兩個輸入端加入不同邏輯電平時，它的兩個輸出端Q和Q有兩種互補的穩(wěn)定狀態(tài)。一般規(guī)定觸發(fā)器Q端的狀態(tài)作為觸發(fā)器的狀態(tài)。通常稱觸發(fā)器處于某種狀態(tài)，實際是指它的Q端的狀態(tài)。Q=Q=0時，稱觸發(fā)器處于1態(tài)，反之觸發(fā)器處于0態(tài)。S=0,R=1使觸發(fā)器置1，或稱置位。因置位的決定條件是S=0,故稱S 端為置1端。R=0,S=1時，使觸發(fā)器置0，或稱復位。 同理，稱R端為置0端或復位端。若觸發(fā)器原來為1態(tài)，欲使之變?yōu)?態(tài)，必須令R端的電平由1變0，S端的電平由0變1。這里所加的輸入信號（低電平）稱為觸發(fā)信號，由它們導致的轉換過程稱為翻轉。由于這里的觸發(fā)信號是電平,因此這種觸發(fā)器稱為電平控制觸發(fā)器。從功能方面看，它只能在S和R的作用下置0和置1，所以又稱為置0置1觸發(fā)器，或稱為置位復位觸發(fā)器。(b)所示。由于置0或置1都是觸發(fā)信號低電平有效，因此，S端和R端都畫有小圓圈。 =S=1時，觸發(fā)器狀態(tài)保持不變。 觸發(fā)器保持狀態(tài)時，輸入端都加非有效電平（高電平），需要觸發(fā)翻轉時，要求在某一輸入端加一負脈沖，例如在S端加負脈沖使觸發(fā)器置1，該脈沖信號回到高電平后，觸發(fā)器仍維持1狀態(tài)不變，相當于把S端某一時刻的電平信號存儲起來，這體現(xiàn)了觸發(fā)器具有記憶功能。 =S=0時，觸發(fā)器狀態(tài)不確定 在此條件下，兩個與非門的輸出端Q和Q全為1，在兩個輸入信號都同時撤去（回到1）后，由于兩個與非門的延遲時間無法確定，觸發(fā)器的狀態(tài)不能確定是1還是0,因此稱這種情況為不定狀態(tài)，這種情況應當避免。從另外一個角度來說，正因為R端和S端完成置0、置1都是低電平有效，所以二者不能同時為0。 此外,還可以用或非門的輸入、輸出端交叉連接構成置0、置1觸發(fā)器,（a）（b）所示。這種觸發(fā)器的觸發(fā)信號是高電平有效，因此在邏輯符號的S端和R端沒有小圓圈。 基本RS觸發(fā)器的特性：、復位和保持（記憶）的功能； ，屬于電平觸發(fā)方式； （R+S=1），由于兩個與非門的延遲時間無法確定；當R=S=0時，將導致下一狀態(tài)的不確定。 ，輸出即刻就會發(fā)生相應的變化，即抗干擾性能較差。第十二節(jié) TTL邏輯門電路　以雙極型半導體管為基本元件，集成在一塊硅片上，并具有一定的邏輯功能的電路稱為雙極型邏輯集成電路，簡稱TTL邏輯門電路。稱TransistorTransistor Logic,即BJTBJT邏輯門電路，是數字電子技術中常用的一種邏輯門電路，應用較早，技術已比較成熟。TTL主要有BJT（Bipolar Junction Transistor 即雙極結型晶體管，晶體三極管）和電阻構成，具有速度快的特點。最早的TTL門電路是74系列，后來出現(xiàn)了74H系列，74L系列，74LS,74AS,74ALS等系列。但是由于TTL功耗大等缺點，正逐漸被CMOS電路取代。12．1 CMOS邏輯門電路CMOS邏輯門電路是在TTL電路問世之后 ，所開發(fā)出的第二種廣泛應用的數字集成器件，從發(fā)展趨勢來看，由于制造工藝的改進，CMOS電路的性能有可能超越TTL而成為占主導地位的邏輯器件 。CMOS電路的工作速度可與TTL相比較，而它的功耗和抗干擾能力則遠優(yōu)于TTL。此外，幾乎所有的超大規(guī)模存儲器件 ，以及PLD器件都采用CMOS藝制造，且費用較低?！　≡缙谏a的CMOS門電路為4000系列 ，隨后發(fā)展為4000B系列。當前與TTL兼容的CMO器件如74HCT系列等可與TTL器件交換使用。下面首先討論CMOS反相器，然后介紹其他CMO邏輯門電路。MOS管結構圖MOS管主要參數：　　開啟電壓（又稱閾值電壓）：使得源極S和漏極D之間開始形成導電溝道所需的柵極電壓；　　標準的N溝道MOS管，VT約為3～6V；　　通過工藝上的改進，可以使MOS管的VT值降到2～3V。2. 直流輸入電阻RGS　　即在柵源極之間加的電壓與柵極電流之比　　這一特性有時以流過柵極的柵流表示　　MOS管的RGS可以很容易地超過1010Ω。3. 漏源擊穿電壓BVDS　　在VGS=0（增強型）的條件下 ，在增加漏源電壓過程中使ID開始劇增時的VDS稱為漏源擊穿電壓BVDS　　ID劇增的原因有下列兩個方面：　?。?）漏極附近耗盡層的雪崩擊穿　?。?）漏源極間的穿通擊穿　　有些MOS管中，其溝道長度較短，不斷增加VDS會使漏區(qū)的耗盡層一直擴展到源區(qū)，使溝道長度為零，即產生漏源間的穿通，穿通后，源區(qū)中的多數載流子，將直接受耗盡層電場的吸引，到達漏區(qū)，產生大的ID4. 柵源擊穿電壓BVGS　　在增加柵源電壓過程中，使柵極電流IG由零開始劇增時的VGS，稱為柵源擊穿電壓BVGS。5. 低頻跨導gm　　在VDS為某一固定數值的條件下 ，漏極電流的微變量和引起這個變化的柵源電壓微變量之比稱為跨導　　gm反映了柵源電壓對漏極電流的控制能力　　是表征MOS管放大能力的一個重要參數　　一般在十分之幾至幾mA/V的范圍內6. 導通電阻RON　　導通電阻RON說明了VDS對ID的影響 ，是漏極特性某一點切線的斜率的倒數　　在飽和區(qū)，ID幾乎不隨VDS改變，RON的數值很大 ，一般在幾十千歐到幾百千歐之間　　由于在數字電路中 ，MOS管導通時經常工作在VDS=0的狀態(tài)下，所以這時的導通電阻RON可用原點的RON來近似　　對一般的MOS管而言，RON的數值在幾百歐以內7. 極間電容　　三個電極之間都存在著極間電容：柵源電容CGS 、柵漏電容CGD和漏源電容CDS　　CGS和CGD約為1～3pF　　～1pF之間8. 低頻噪聲系數NF　　噪聲是由管子內部載流子運動的不規(guī)則性所引起的　　由于它的存在，就使一個放大器即便在沒有信號輸人時，在輸　　　出端也出現(xiàn)不規(guī)則的電壓或電流變化　　噪聲性能的大小通常用噪聲系數NF來表示，它的單位為分貝（dB）　　這個數值越小，代表管子所產生的噪聲越小　　低頻噪聲系數是在低頻范圍內測出的噪聲系數　　場效應管的噪聲系數約為幾個分貝，它比雙極性三極管的要小第十三節(jié) 單元電路13．1 CMOS反相器　　由本書模擬部分已知，MOSFET有P溝道和N溝道兩種，每種中又有耗盡型和增強型兩類。由N溝道和P溝道兩種MOSFET組成的電路稱為互補MOS或CMOS電路?！　∠聢D表示CMOS反相器電路，由兩只增強型MOSFET組成，其中一個為N溝道結構，另一個為P溝道結構。為了電路能正常工作，要求電源電壓VDD大于兩個管子的開啟電壓的絕對值之和，即VDD＞(VTN＋|VTP|) 。　　首先考慮兩種極限情況：當vI處于邏輯0時 ，相應的電壓近似為0V；而當vI處于邏輯1時，相應的電壓近似為VDD。假設在兩種情況下N溝道管 TN為工作管P溝道管TP為負載管。但是，由于電路是互補對稱的，這種假設可以是任意的，相反的情況亦將導致相同的結果?！　∠聢D分析了當vI=VDD時的工作情況。在TN的輸出特性iD—vDS（vGSN＝VDD）(注意vDSN=vO)上 ，疊加一條負載線，它是負載管TP在 vSGP=0V時的輸出特性iD－vSD。由于vSGP＜VT（VTN=|VTP|=VT），負載曲線幾乎是一條與橫軸重合的水平線。兩條曲線的交點即工作點。顯然，這時的輸出電壓vOL≈0V（典型值＜10mV ，而通過兩管的電流接近于零。這就是說，電路的功耗很?。ㄎ⑼吡考墸　∠聢D分析了另一種極限情況，此時對應于vI＝0V。此時工作管TN在vGSN＝0的情況下運用，其輸出特性iD－vDS幾乎與橫軸重合 ，負載曲線是負載管TP在vsGP＝VDD時的輸出特性iD－vDS。由圖可知，工作點決定了VO＝VOH≈VDD；通過兩器件的電流接近零值 ?？梢娚鲜鰞煞N極限情況下的功耗都很低。 　　由此可知，基本CMOS反相器近似于一理想的邏輯單元，其輸出電壓接近于零或+VDD，而功耗幾乎為零?！　∠聢D為CMOS反相器的傳輸特性圖。圖中VDD=10V，VTN=|VTP|=VT=2V。由于 VDD＞（VTN＋|VTP|），因此，當VDD|VTP|vIVTN 時,TN和TP兩管同時導通?？紤]到電路是互補對稱的，一器件可將另一器件視為它的漏極負載。還應注意到，器件在放大區(qū)（飽和區(qū)）呈現(xiàn)恒流特性，兩器件之一可當作高阻值的負載。因此，在過渡區(qū)域，傳輸特性變化比較急劇。兩管在VI=VDD/2處轉換狀態(tài)?！　MOS反相器在電容負載情況下，它的開通時間與關閉時間是相等的，這是因為電路具有互補對稱的性質。下圖表示當vI=0V時 ，TN截止，TP導通，由VDD通過TP向負載電容CL充電的情況。由于CMOS反相器中，兩管的gm值均設計得較大，其導通電阻較小，充電回路的時間常數較小。類似地，亦可分析電容CL的放電過程。CMOS反相器的平均傳輸延遲時間約為10ns。32 / 32