【導讀】課題一數(shù)字電子鐘邏輯電路設計?????????課題二智力競賽搶答器邏輯電路設計???????課題三交通燈控制邏輯電路設計????????課題六多路防盜報警電路設計?????????基礎和實驗中的基本技能,訓練電子產(chǎn)品制作時的動手能力。法，并初步掌握小型數(shù)字系統(tǒng)設計的基本方法。，包括電路布局、安裝、調(diào)試和排除故障的能力。理，走線清晰，工作可靠，經(jīng)驗收合格后，寫出完整的課程設計報告。設計單元電路，選擇器件，計算參數(shù)，畫總體電路圖。進行仿真試驗和性能測試。A.根據(jù)設計要求和選定的總體方案原理圖，確定對各單元電路的設計要求，必要時應詳細擬定主要單元電路的性能指標。C.單元電路設計應采用符合的電平標準。單元電路設計過程中，阻容元件的選擇也很關鍵。具體步驟要求每一個單元電路都須經(jīng)過調(diào)。整，有條件情況下可應用邏輯分析儀進行測試，確保單元正確。計時計數(shù)器；秒、分、時的譯碼顯示部分等。

　　

【正文】 ，然后將這兩部分脈沖求和。 如果總費計數(shù)器采用 BCD 碼加法器，即利用每計滿 1km 的里程信號、每等候10 分鐘的時間信號控制加法器加上相應的單價值，就能計算出用車費用。 8 9 C 5 1單片機復 位 電 路看 門 狗 電 路里 程 脈 沖顯 示 電 路打 印 機音 響 電 路 圖 2 出租車計費器原理框圖二 方 案 2 采用單片機為主實現(xiàn)自動計費。 單片機具有較強的計算功能，以 8 位 MCS51 系列的單片機 89C51 加上外圍電路同樣能方便地實現(xiàn)設計要求。電路框圖如圖 2 所示 方案 3 采用 VHDL 編程，用 FPGA/CPLD 制作成“自動計費器”的專用集成電路芯片 ASIC，加上少數(shù)外圍電子元件，即能實現(xiàn)設計要求。 “數(shù)字電子技術”課程設計指導書 38 將各種方案進行比較，根據(jù)設計任務的要求，各方案的優(yōu)缺點、設計制作所具備的條件，任選其中的一種方案作具體設計。本例作為傳統(tǒng)電子設計方法的實例，采用方案 1 實現(xiàn)。 三、各單元電路設計 1. 里程計費電路設計 R D DCBAR C OE PE TC PQ AQ B Q C Q DL D7 4 H C 1 6 1 ( 3 )R D DCBAR C OE PE TC PQ A Q B Q C Q DL D7 4 H C 1 6 1 ( 3 )1 1amp。1≥ 1≥ 1/ Q 1 Q 1C P1amp。P 2R D DCBAR C OE PE TC PQ AQ B Q C Q DL D7 4 H C 1 6 1 ( 3 )1R D DCBAR C OE PE TC PQ AQ B Q C Q DL D7 4 H C 1 6 1 ( 3 )1amp。11C P0amp。amp。amp。R 11 M ΩNS+ V C C7 4 L S 0 0圖 3 里程計費電路 里程計費電路如圖 3 所示。安裝在與汽車輪相接的渦輪變速器上的磁鐵使干簧繼電器在汽車每前進 10m 閉合一次，即輸出一個脈沖信號。汽車每前進 1km 則輸出100 個脈沖。此時，計費器應累加 1km 的計費單價，本電路設為 元。在圖 3 中，干簧繼電器產(chǎn)生的脈沖信號經(jīng)施密特觸發(fā)器整形得到 CP0。 CP0 送入由兩片74HC161 構成的一百進制計數(shù)器，當計數(shù)器計滿 100 個脈沖時，一方面使計數(shù)器清0，另一方面將基本 RS 觸發(fā)器的 Q1 置為 1，使 74HC161（ 3）和（ 4） 組成的一百八十進制計數(shù)器開始對標準脈沖 CP1 計數(shù)，計滿 180 個脈沖后，使計數(shù)器清 0。 RS觸發(fā)器復位為 0，計數(shù)器停止計數(shù)。在一百八十進制計數(shù)器計數(shù)期間，由于 Q1=1，則 P2=/CP1，使 P2端輸出 180 個脈沖信號，代表每公里行車的里程計費，即每個脈 “數(shù)字電子技術”課程設計指導書 39 沖的計費是 元，稱為脈沖當量。 2．等候時間計費電路 R D DCBAR C OE PE TC PQ AQ B Q C Q DL D7 4 H C 1 6 1 ( 3 )R D DCBAR C OE PE TC PQ A Q B Q C Q DL D7 4 H C 1 6 1 ( 3 )1 1amp。1≥ 1≥ 1/ Q 2 Q 2C P1amp。P 1R D DCBAR C OE PE TC PQ AQ B Q C Q DL D7 4 H C 1 6 1 ( 3 )1R D DCBAR C OE PE TC PQ AQ B Q C Q DL D7 4 H C 1 6 1 ( 3 )1amp。15 6 0 Ω+ 5 VR D DCBAR C OE PE TC PQ AQ B Q C Q DL D7 4 H C 1 6 1 ( 3 )1C P 2S 1圖 4 等候時間計費電路 等候時間計費電路如圖 4 所示，由 74HC161（ 1）、（ 2）、（ 3）構成的六百進制計數(shù)器對秒脈沖 CP2 作計數(shù)，當計滿一個循環(huán)時 也就是等候時間滿 10 分鐘。一方面對六百進制計數(shù)器清 0，另一方面將基本 RS 觸發(fā)器置為 1，啟動 74HC161（ 4）和（ 5）構成的一百五十進制計數(shù)器（ 10 分鐘等候單價）開始計數(shù)，計數(shù)期間同時將脈沖從 P1輸出。在計數(shù)器計滿 10分鐘等候單價時將 RS 觸發(fā)器復位為 0，停止計數(shù)。從 P1輸出的脈沖數(shù)就是每等候 10 分鐘輸出 150 個脈沖，表示單價為 元，即脈沖當量為 元，等候計時的起始信號由接在 74HC161（ 1）的手動開關給定。 、鎖存、顯示電路 如圖 5 所示，其中計數(shù)器由 4 位 BCD 碼計數(shù)器 74LS160 構成 ，對來自里程計費電路的脈沖 P2 和來自等候時間的計費脈沖 P1 進行十進制計數(shù)。計數(shù)器所得到的狀態(tài)值送入由 2 片 8 位鎖存器 74LS273 構成的鎖存電路鎖存，然后由七段譯碼器74LS48 譯碼后送到共陰數(shù)碼管顯示。 “數(shù)字電子技術”課程設計指導書 40 Q 0Q 1Q 2Q 3E TC R D C BE P7 4 L S 1 6 0L DA顯 示 器7 4 L S 4 8 ( 4 ) 7 4 L S 4 8 ( 3 )7 4 L S 2 7 3 ( 2 )8 Q 5 Q6 Q7 Q 4 Q 3 Q 2 Q 1 Q8 D 7 D 3 D4 D5 D6 D1 D2 DC PQ 0Q 1Q 2Q 3E TC R D C BE P7 4 L S 1 6 0L DAQ C CQ 0Q 1Q 2Q 3E TC R D C BE P7 4 L S 1 6 0L DA7 4 L S 4 8 ( 4 ) 7 4 L S 4 8 ( 3 )7 4 L S 2 7 3 ( 2 )8 Q 5 Q6 Q7 Q 4 Q 3 Q 2 Q 1 Q8 D 7 D 3 D4 D5 D6 D1 D2 DC PQ 0Q 1Q 2Q 3E TC R D C BE P7 4 L S 1 6 0L DAQ C CB S 2 0 2 4譯 碼 器鎖 存 器計 數(shù) 器1Q C C000 0100 0 000 0000 0S 2+ 5 V1 0 K Ω4 . 7 μ F+7 4 L S 1 2 3 ( 1 )R e x t V c c 1 Q 1 / Q1 A 1 B 1 / R DC e x t4 . 7 μ F++ 5 V7 4 L S 1 2 3 ( 1 )R e x t V c c 2 / Q2 A 2 B 2 / R DC e x t4 . 7 μ F++ 5 V1 0 K Ω 1 0 K Ωamp。S 3+ 5 V3 . 3 K Ω邏 輯 控 制 電 路≥ 1Q 1Q 2+ 5 V圖 5 計數(shù)、鎖存、顯示電路 計數(shù)、譯碼、顯示電路為使顯示數(shù)碼不閃爍，需要保證計數(shù)、鎖存和計數(shù)器清零信號之間正確的時序關系，如圖 6 所示。由圖 6 的時序結(jié)合圖 5 的電路可見，在Q2 或 Q1 為高電平 1 期間，計數(shù)器對里程脈沖 P2 或等候時間脈沖 P1 進行計數(shù)，當計數(shù) 完 1km 脈沖（或等候 10 分鐘脈沖）則計數(shù)結(jié)束?，F(xiàn)在應將計數(shù)器的數(shù)據(jù)鎖存到 74LS273 中以便進行譯碼顯示，鎖存信號由 74LS123（ 1）構成的單穩(wěn)態(tài)電路實現(xiàn)，當 Q1 或 Q2 由 1 變 0 時啟動單穩(wěn)電路延時而產(chǎn)生一個正脈沖，這個正脈沖的持續(xù)時 “數(shù)字電子技術”課程設計指導書 41 間保證數(shù)據(jù)鎖存可靠。鎖存到 74LS273 中的數(shù)據(jù)由 74LS48 譯碼后，在顯示器中顯示出來。只有在數(shù)據(jù)可靠鎖存后才能清除計數(shù)器中的數(shù)據(jù)。因此，電路中用 74LS123（ 2）設置了第二級單穩(wěn)電路，該單穩(wěn)電路用第一級單穩(wěn)輸出脈沖的下跳沿啟動，經(jīng)延時后第二級單穩(wěn)的輸出產(chǎn)生計數(shù)器的清零信號。 這樣就保證了“計數(shù) — 鎖存 — 清零”的先后順序，保證計數(shù)和顯示的穩(wěn)定可靠。 P 1 ( 或 P 2 )Q 1 ( 或 Q 2 )單 穩(wěn) 電 路 2 Q單 穩(wěn) 電 路 1 Q計 數(shù)鎖 存清 零圖 6 計數(shù)、鎖存清零信號的時序圖 圖中的 S2為上電開關，能實現(xiàn)上電時自動置入起步價目， S3 可實現(xiàn)手動清零，使計費顯示為 。其中，小數(shù)點為固定位置。 4. 時鐘電路 時鐘電路提供等候時間計費的計時基準信號，同時作為里程計費和等候時間計費的單價脈沖源，電路如圖 7 所示。 55 5 51238 4V c c760 . 0 1 μ F0 . 1 μ F5 . 1 K2 K1 0 K7 4 L S 9 0 ( 1 )Q 0 Q 3/ C P A / C P BR 0 ( 1 )R 9 ( 1 )1 K H z5 0 0 H z7 4 L S 9 0 ( 2 )Q 0 Q 3/ C P A / C P BR 0 ( 1 )R 9 ( 1 )1 0 H z7 4 L S 9 0 ( 3 )Q 0 Q 3/ C P A / C P BR 0 ( 1 )R 9 ( 1 )1 H z圖 7 時鐘電路 “數(shù)字電子技術”課程設計指導書 42 在圖 7 中， 555 定時器產(chǎn)生 1kHZ 的矩形波信號，經(jīng) 74LS90 組成的 3級十分頻后，得到 1Hz 的脈沖信號，可作為計時的基準信號。同時，可選擇經(jīng)分頻得到的 500Hz脈沖作為 CP1 的計數(shù)脈沖。也可采用頻率穩(wěn)定度更高的石英晶體振蕩器。 5. 置位電路和脈沖產(chǎn)生電路的設計 在數(shù)字電路的設計中，常常還需要產(chǎn)生置位、復位的信號，如 SD、 RD。這類信號分高電平有效、低電平有效兩種。由于實際電路在接通電源瞬間的狀態(tài)往往是隨機的，需要通過電路自動產(chǎn)生置位、復位電平使之進入預定的初始狀態(tài)，如前面設計中的圖 5，其中 S2 就是通過上電實現(xiàn)計數(shù)器的數(shù)據(jù)預置。圖 8 表示了 幾種上電自動置位、復位或置數(shù)的電路。 7 4 L S 7 4C PR DQ/ Q+ 5 VS1 0 K Ω4 . 7 μ F+7 4 L S 7 4C PR DQ/ Q+ 5 VS1 0 K Ω4 . 7 μ FC C 4 0 1 3C PR DQ/ Q+ 5 VS1 0 K Ω4 . 7 μ F1（ a ）（ b ） （ c ）C C 4 0 1 3C PR DQ/ Q1（ d ）+ 5 VS1 0 K Ω4 . 7 μ F7 4 L S 7 4C PR DQ/ Q（ e ）+ 5 V5 6 0 ΩS7 4 L S 7 4C PR DQ/ Q（ f ）+ 5 V5 6 0 ΩS圖 8 開機置位、復位和置數(shù)命令產(chǎn)生電路 在圖（ a）中，當 S接通電源時，由于電容 C 兩端電壓不能突變?nèi)詾榱?，?RD為 0，產(chǎn)生 Q 置 0的信號。此后， C 被充電使 C兩端的電壓上升到 RD 為 1 時， D 觸 “數(shù)字電子技術”課程設計指導書 43 發(fā)器進入計數(shù)狀態(tài)。圖（ b）則由于非門對開關產(chǎn)生的信號進行了整形而得到更好的負跳變波形。圖（ c）和圖（ d）中的 CC4013 是 CMOS 雙 D 觸發(fā)器，這類電路置位和復位信號是高電平有效，由于開關閉合時電容可視為短路而產(chǎn)生高電平，使 RD=1，Q=0；若將此信號加到 SD，則 SD=1， Q=1。置位、復位過后，電容充電而使 RD（ SD）變?yōu)?0，電路可進入計數(shù)狀態(tài)。 圖（ e）是用開關電路產(chǎn)生點動脈沖，每按一次開關產(chǎn)生一個正脈沖，使觸發(fā)器構成的計數(shù)器計數(shù) 1次；圖（ f）是用開關電路產(chǎn)生負脈沖，每按一次開關產(chǎn)生一個負脈沖。 四、 電路的安裝與調(diào)試 數(shù)字電路系統(tǒng)的設計完成后，一個重要的步驟是安裝調(diào)試。這一步是對設計內(nèi)容的檢驗，也是設計修改的實踐過程，是理論知識和實踐知識綜合應用的重要環(huán)節(jié)。安裝調(diào)試的目標是使設計電路滿足設計的功能和性能指標，并且具有系統(tǒng)要求的可靠性 、穩(wěn)定性、抗干擾能力。這里簡要敘述安裝調(diào)試數(shù)字電路的幾個步驟。