【正文】 (3) 流程圖 開始初始化語音緩沖區(qū)和工作變量等待McBSP通道0傳輸結(jié)束傳輸讀取語音數(shù)據(jù)PCM編碼調(diào)用編碼函數(shù)進(jìn)行A律壓縮保存于緩沖區(qū)調(diào)用解碼函數(shù)生成聲音數(shù)據(jù)聲音數(shù)據(jù)傳輸?shù)組cBSP通道0AD采樣數(shù)據(jù)輸入DA采樣數(shù)據(jù)輸出 語音編解碼算法流程 DSP語音處理模塊 DSP核是DSK處理系統(tǒng)的核心，它的處理能力直接決定了處理系統(tǒng)的處理能力?？紤]系統(tǒng)的實時處理要求，處理的語音幀是每10ms，80樣點，這樣整個處理算法的時延不能超過15ms，應(yīng)選擇較高的工作頻率DSP芯片，同時綜合考慮市場上DSP的供貨情況和實際條件等情況，選擇TMS320DM642芯片作為主處理器，它在全速100MHz工作條件下，最大峰值計算能力為100MIPS，足以滿足應(yīng)用需求。 數(shù)字多媒體處理器DM642屬TI公司C6000系列，基于C64x內(nèi)核，采用擴(kuò)展的高級甚長指令字(VelociTI)體系結(jié)構(gòu)，具有64個32位通用寄存器，8個獨立計算功能單元((2個乘法器，6個算術(shù)邏輯單元)可以并行運行，因此可同時執(zhí)行多條指令。它可在600MHz時鐘速率下工作，每個指令周期可并行8條32位指令，達(dá)到4800MIPS的峰值計算速度。 DM642采用兩級緩存結(jié)構(gòu)，一級緩存由容量均為16KB的程序高速緩存(LIP)和數(shù)據(jù)高速緩存LID組成，直接與CPU相連，均可工作在CPU全速訪問狀態(tài)。二級緩存容量為256KB，是一個統(tǒng)一的程序/數(shù)據(jù)空間，可整體作為SRAM映射到存儲空間，也可整體作為第二級緩存，或是二者按比例的一種組合來使用。 DM642內(nèi)集成了具有64路獨立通道的EDMA控制器，負(fù)責(zé)L2與其他外設(shè)之間的數(shù)據(jù)傳輸。EDMA能實現(xiàn)事件的循環(huán)觸發(fā)，自動連續(xù)地進(jìn)行數(shù)據(jù)傳輸，在音視頻輸入輸出過程中實現(xiàn)批量數(shù)據(jù)連續(xù)輸入輸出。容量較大的兩級緩存和EDMA通道是DM642高性能的體現(xiàn)之一，合理使用和管理，將能大幅度提高程序的運行性能。DM642具有豐富的外圍設(shè)備接口:1)可配置的視頻端口(video port)DM642具有三個視頻端口，每個又可分為A, B兩個通道，提供與一般視頻編解碼設(shè)備連接的界面。最多可支持6路視頻輸入，3路視頻輸出。2)以太網(wǎng)媒體接入控制器(EMAC)符合IEEE ，支持1OMbps/1 OOMbps的半雙工或全雙工模式，具有獨立媒體接口(MII)，可直接與PHY器件連接。3)外部內(nèi)存接口(EMIF)64位寬，能夠支持64bit, 32bit, 16bit, 8bit的外部器件，可實現(xiàn)與絕大多數(shù)的同步或異步存儲器如SDRAM, FLASH, FIFO等的無縫連接。 此外，還集成有多通道音頻串行接口(McASP)、多通道緩存串口(McBSP),IIC總線模塊、通用GPIO口以及HPI, PCI等接口。可見，DM642特別適用于開發(fā)基于以太網(wǎng)的網(wǎng)絡(luò)多媒體通信設(shè)備。 微處理器如何控制以太網(wǎng)網(wǎng)卡實現(xiàn)傳輸數(shù)據(jù),如何加載TCP/IP協(xié)議并連接到互聯(lián)網(wǎng),這些都是令人感興趣的?？梢哉f以太網(wǎng)和TCP/IP協(xié)議已經(jīng)成為使用最廣泛的協(xié)議,而其它總線協(xié)議如RS485,RS232,LANWORKS,都只是一些局部系統(tǒng)的總線。圍繞以太網(wǎng)而制造的集線器,交換機(jī)己進(jìn)入大小公司,企業(yè),家庭。在接下來的章節(jié)中將介紹以太網(wǎng)協(xié)議,網(wǎng)卡驅(qū)動。 以太網(wǎng)協(xié)議(10Mbps的以太網(wǎng)),但這里本論文主要介紹以太網(wǎng)的封裝格式。以太網(wǎng)的物理傳輸?shù)?僅介紹封裝格式)PRSDDASATYPEDATAPADFCS56位8位48位48位16位1500字節(jié)以內(nèi)可選32位PR:同步位,用于收發(fā)雙方的時鐘同步,同時也指明了傳輸?shù)乃俾?10M和100M的時鐘頻率不一樣,所以100M網(wǎng)卡可以兼容10M網(wǎng)卡),是56位的二進(jìn)制數(shù)101010101010..。SD:分隔位,表示下面跟著的是真正的數(shù)據(jù),而不是同步時鐘,為8位的10101011,跟同步位不同的是最后2位是11而不是10.DA:目的地址。以太網(wǎng)的地址為48位((6個字節(jié))二進(jìn)制地址,表明該幀傳輸給那個網(wǎng)卡如果為FFFFFFFFFFFF,則是廣播地址,廣播地址的數(shù)據(jù)可以被任網(wǎng)卡接收到。SA:源地址,48位,表明該幀數(shù)據(jù)是哪個網(wǎng)卡發(fā)的,是發(fā)送端的網(wǎng)卡地址,6個字節(jié)。TYPE:類型字段。表明該幀的數(shù)據(jù)是什么類型的數(shù)據(jù),不同的協(xié)議的類型字段不同例如:OSOOH表示數(shù)據(jù)為IP包,OSO6H表示數(shù)據(jù)為ARP包,814CH是SNMP包,8137H為IPXISPX包,(小于0600H的值是用于IEEE802的,表示數(shù)據(jù)包的長度。)DATA:數(shù)據(jù)段。該段數(shù)據(jù)不能超過1500字節(jié)因為以太網(wǎng)規(guī)定整個傳輸包的最大長度不能超過1514字節(jié)。(14字節(jié)為DA,SA,TYPE)PAD:填充位。由于以太網(wǎng)幀傳輸?shù)臄?shù)據(jù)包最小不能小于60字節(jié),除去(DA，SA，TYPE14字節(jié)),還必須傳輸46字節(jié)的數(shù)據(jù),當(dāng)數(shù)據(jù)段的數(shù)據(jù)不足46字節(jié)時,后而補(bǔ)000000..FCS:32位數(shù)據(jù)校驗位。為32位的CRC校驗,該校驗由網(wǎng)卡自動計算,自動生成,自動校驗,自動在數(shù)據(jù)段后面填入。對于數(shù)據(jù)的校驗算法,我們無需了解?！　∈聦嵣?RP,DS,PAD,FCS這幾個數(shù)據(jù)段我們不用理它,它是由網(wǎng)卡自動產(chǎn)生的,我們要關(guān)注的是DA,AS,TYPE,DATA四個段的內(nèi)容所有數(shù)據(jù)位的傳輸由低位開始(但傳輸?shù)奈涣魇怯寐鼜厮固鼐幋a的)。以太網(wǎng)的沖突退避算法就不介紹了。它是由硬件自動執(zhí)行的?！　A+SA+TYPE+DATA+PAD最小為60字節(jié),最大為1514字節(jié)?！　∫蕴W(wǎng)卡可以接收三種地址的數(shù)據(jù),一個是廣播地位,一個是多播地址(我用不上),一個是它自已的地址。但網(wǎng)卡也可以設(shè)置為接收任何數(shù)據(jù)包(用于網(wǎng)絡(luò)分析和監(jiān)控)。任何兩個網(wǎng)卡的物理地址都是不一樣的,是世界上唯一的,網(wǎng)卡地址由專門機(jī)構(gòu)分配。不同廠家使用不同地址段,同一廠家的任何兩個網(wǎng)卡的地址也是唯一的。根據(jù)網(wǎng)卡的地址段(網(wǎng)卡地址的前三個字節(jié)),可以知道網(wǎng)卡的生產(chǎn)廠家。有些網(wǎng)卡的地址也可以由用戶去設(shè)定,但一般不需要。 Intel LXT971 PHY簡介以太網(wǎng)控制器為Intel公司LXT971。 LXT971是單端口10/100M雙速快速以太控制器，；支持10Base10Base10BaseT, 100BASEX，100BASETX，100BASEFX，并能自動檢測所連接的介質(zhì)。 LXT971和RJ45接口設(shè)計的重點是實現(xiàn)良好的電磁隔離特性。電磁隔離器件采用YL182050S。 DM642片內(nèi)以太網(wǎng)接口模塊 EMAC模塊是DSP處理器內(nèi)核與片外的網(wǎng)絡(luò)物理層數(shù)據(jù)傳輸?shù)慕涌? 負(fù)責(zé)以太網(wǎng)數(shù)據(jù)的接收和發(fā)送。它實現(xiàn)了IEEE , 并從收到的以太網(wǎng)數(shù)據(jù)包中剝離出載荷數(shù)據(jù), 提供給上層協(xié)議棧進(jìn)行分析和處理。此外, EMAC模塊提供了MII（介質(zhì)無關(guān)接口）, 。MDIO模塊負(fù)責(zé)管理與EMAC相連的所有PHY芯片, 包括對PHY芯片進(jìn)行枚舉、配置和器件狀態(tài)監(jiān)測等。 在DM642芯片中, EMAC/MDIO模塊的配置、運行等操作都是通過控制其內(nèi)部寄存器組來實現(xiàn)的。此外, EMAC模塊內(nèi)部有兩塊4K大小的緩沖區(qū), 分別用來存放待發(fā)送或接收以太網(wǎng)數(shù)據(jù)包的描述信息, 如數(shù)據(jù)包的長度, 存放位置等。這些寄存器和緩存區(qū)經(jīng)由片內(nèi)的外設(shè)總線映射到DSP系統(tǒng)存儲區(qū)的固定地址空間里。因此, 借助于這些數(shù)據(jù)包描述信息和片內(nèi)片外直接存儲器存取DMA（Direct 　Memory　Access）控制器。EMAC/MDIO可以在不中斷CPU工作的情況下直接訪問存儲區(qū)的數(shù)據(jù)，相對獨立工作。 通信接口的硬件電路 基于DM642片內(nèi)EMAC/MDIO模塊，片外Intel LXT971 PHY芯片及其外圍電路的接口設(shè)計，可以快速實現(xiàn)OSI模型中數(shù)據(jù)鏈路層和物理層的功能。Intel LXT971 PHY芯片是快速以太網(wǎng)物理層自適應(yīng)收發(fā)器，提供MII接口，能夠與DM642中的EMAC/MDIO模塊無縫連接。支持10/100Mb/s全雙工數(shù)據(jù)傳輸。DSPMIDIOTX_CLKTXD(03)TX_ENCOLCRSRXCLK RXD(03)BXDVRX_ER LXT971ARJ45 MTCLK MTXD(03) MTXEN MCOL MCRS MTCLK MRXD(03) MRXDV MRXEREMACMDCLKMDIO DM642片內(nèi)EMAC/MDIO與LXT硬件連接圖主要接口信號包括時鐘、控制和監(jiān)測信號與數(shù)據(jù)總線,分別描述如下：時鐘信號：MTCLK：發(fā)送時鐘。由片外PHY提供，在10Mb/；在100Mb/s時為25MHz。MRCLK：接收時鐘。由片外PHY提供，在10Mb/；在100Mb/s時為25MHz。MDCLK：管理數(shù)據(jù)始終。該時鐘信號由DSP片上的MDIO模塊來實現(xiàn)的。該時鐘的頻率是由MDIO控制寄存器中的CLKDIV位控制的?？刂坪捅O(jiān)測信號：MTXEN：發(fā)送使能信號。MCOL：網(wǎng)絡(luò)沖突監(jiān)測信號。當(dāng)網(wǎng)絡(luò)出現(xiàn)數(shù)據(jù)發(fā)送沖突時，該信號線會置位報警。MCRS：載波感應(yīng)信號。當(dāng)網(wǎng)絡(luò)出于忙的狀態(tài)時，該信號線由PHY置位告知EMAC。MRXDV：接收數(shù)據(jù)使能。MRXER：接收錯誤。當(dāng)在接收的幀中發(fā)現(xiàn)錯誤，該信號線被置位，并持續(xù)一個或幾個MRCLK的時鐘周期，該信號只在數(shù)據(jù)傳送期間MRXDV有效時才有意義。數(shù)據(jù)總線：MTXD(03):發(fā)送數(shù)據(jù)總線。只在使能信號MTXEN有效時，數(shù)據(jù)總線上的數(shù)據(jù)才有效。MRXD(03):接收數(shù)據(jù)總線。MDIO：管理數(shù)據(jù)I/O。以向PHY寫入或讀出數(shù)據(jù)幀的形式對PHY進(jìn)行配置。該數(shù)據(jù)幀由一個幀頭，讀寫指示，PHY地址，寄存器地址，數(shù)據(jù)等幾部分組成。6軟件部分 IP電話軟件的具體實現(xiàn) 本電話軟件主要包括兩大部分,在計算機(jī)運行的主控制程序,。另一部分是在DSP上運行的語音處理程序,從屬于實時通話部分,它包括兩個線程:一是語音采集、壓縮編碼、發(fā)送到計算機(jī)。另一個是從主算機(jī)接收到語音數(shù)據(jù)、解碼解壓、播放語音。開始 啟動服務(wù)器端接受對方終端呼叫撥打?qū)Ψ浇K端地址與對方終端建立呼叫建立TCP控制信道 交互控制信息初始化語音設(shè)備，建立UDP傳輸通道分配內(nèi)存緩沖區(qū)實時通話過程通話結(jié)束，拆除通信鏈路解放占用資源等待下個通話結(jié)束是否結(jié) 束 語4040