【正文】 比較器），74LS521（8位數(shù)值比較器）等。采用兩個(gè)74LS85芯片級(jí)聯(lián)，可構(gòu)成八位數(shù)值比較器。這種串聯(lián)連接的擴(kuò)展方法結(jié)構(gòu)簡單，但運(yùn)算速度低。74LS85也可采用并聯(lián)擴(kuò)展兩級(jí)比較法。并聯(lián)擴(kuò)展各組的比較是并行進(jìn)行的，因此運(yùn)算速度比級(jí)聯(lián)擴(kuò)展快。數(shù)據(jù)選擇器能實(shí)現(xiàn)的功能有根據(jù)需要將其中任意一路挑選出來的電路，也叫做多路開關(guān)。集成數(shù)據(jù)選擇器74LS153中，D0~D3是輸入的四路信號(hào)；A0、A1是地址選擇控制端。數(shù)據(jù)選擇器的輸出端Y可以是四路輸入數(shù)據(jù)中的任意一路，由選擇控制信號(hào)AA0來控制。 第10章節(jié)后檢驗(yàn)題解析第216頁檢驗(yàn)題解答：電位觸發(fā)方式的鐘控RS觸發(fā)器，在時(shí)鐘脈沖CP＝1期間，若輸入端R或S發(fā)生多次變化，輸出將隨著輸入而相應(yīng)發(fā)生多次翻轉(zhuǎn)，這種現(xiàn)象稱為“空翻”?！翱辗鼻闆r下一般無法確切地判斷觸發(fā)器的狀態(tài)，由此造成觸發(fā)器工作的不可靠。為確保數(shù)字系統(tǒng)的可靠工作，要求觸發(fā)器在一個(gè)CP脈沖期間至多翻轉(zhuǎn)一次，即不允許空翻現(xiàn)象的出現(xiàn)。為此，人們研制出了邊沿觸發(fā)方式的主從型JK觸發(fā)器和維持阻塞型的D觸發(fā)器等等。這些觸發(fā)器由于只在時(shí)鐘脈沖邊沿到來時(shí)發(fā)生翻轉(zhuǎn)，從而有效地抑制了空翻現(xiàn)象?！安欢ā睉B(tài)指觸發(fā)器本該保持互非狀態(tài)的兩個(gè)輸出端子，互非情況被破壞的現(xiàn)象。RS觸發(fā)器具有“置0、置保持”三種功能，還分別存在一種禁止態(tài)；JK觸發(fā)器具有“置0、置保持和翻轉(zhuǎn)”四種功能；D觸發(fā)器具有“置0和置”兩種功能；T觸發(fā)器的功能是“保持和翻轉(zhuǎn)”兩種功能；Tˊ觸發(fā)器的只有“翻轉(zhuǎn)”一種功能。JK觸發(fā)器的狀態(tài)方程為：，真值表和狀態(tài)圖略。D觸發(fā)器的狀態(tài)方程為：，真值表和狀態(tài)圖略。邏輯圖輸入端子有圓圈的表示低電平觸發(fā)，輸出端子有圓圈的表示“非”；不帶三角符號(hào)的表示電位觸發(fā)方式，帶三角符號(hào)的表示邊沿觸發(fā)方式；帶三角符號(hào)及圓圈的表示下降沿觸發(fā)，有三角符號(hào)不帶圓圈的表示上升沿觸發(fā)。第225頁檢驗(yàn)題解答：若時(shí)序邏輯電路中各位觸發(fā)器共用一個(gè)時(shí)鐘脈沖CP觸發(fā)，為同步時(shí)序邏輯電路；若各位觸發(fā)器的CP脈沖端子不同，就是異步時(shí)序邏輯電路。時(shí)序邏輯電路除CP端子外還有其它輸入信號(hào)時(shí)，為米萊型時(shí)序邏輯電路，若時(shí)序邏輯電路除了觸發(fā)器沒有其它單元時(shí)，稱為莫爾型時(shí)序邏輯電路。時(shí)序邏輯電路中某計(jì)數(shù)器開機(jī)時(shí)出現(xiàn)的無效狀態(tài)碼，不用人工或其它設(shè)備的干預(yù)，這些無效碼能夠很快自行進(jìn)入有效循環(huán)體，稱為計(jì)數(shù)器的“自啟動(dòng)”能力。CPA7 4 L S 9 0QDQACNDQBQCCPBRO1VCCS91S92＋5VCPA7 4 L S 9 0QDQACNDQBQCCPBRO1RO2VCCS91S92＋5VCPRO1時(shí)序邏輯電路的一般分析步驟通常為：①確定時(shí)序邏輯電路的類型。②根據(jù)已知時(shí)序邏輯電路，分別寫出相應(yīng)的驅(qū)動(dòng)方程、次態(tài)方程、輸出方程，當(dāng)所分析電路屬于異步時(shí)序邏輯電路，還需要寫出各位觸發(fā)器的時(shí)鐘方程。③根據(jù)次態(tài)方程、時(shí)鐘方程或輸出方程，填寫狀態(tài)轉(zhuǎn)換真值表或狀態(tài)轉(zhuǎn)換圖。④根據(jù)分析結(jié)果和轉(zhuǎn)換真值表，得出時(shí)序邏輯電路的邏輯功能。第230頁檢驗(yàn)題解答：11由JK觸發(fā)器構(gòu)成的四位單向右移移位寄存器CPDIRQ3Q0JKC1FF1JKC1FF1JKC1FF1JKC1FF1Q1Q211用JK觸發(fā)器構(gòu)成單向移位寄存器，主要是保持JK兩個(gè)端子互非狀態(tài)，其余部分類同D觸發(fā)器。環(huán)形計(jì)數(shù)器的初態(tài)設(shè)置必須使輸出Q3Q2Q1Q0端初始狀態(tài)不能全為“1”或“0”，這樣電路才能實(shí)現(xiàn)計(jì)數(shù)。環(huán)形計(jì)數(shù)器的進(jìn)制數(shù)N與移位寄存器內(nèi)的觸發(fā)器個(gè)數(shù)相等。相同位數(shù)的觸發(fā)器n，移位寄存器構(gòu)成的環(huán)形計(jì)數(shù)器有效循環(huán)數(shù)等于n，構(gòu)成的扭環(huán)形計(jì)數(shù)器的有效循環(huán)數(shù)等于2n。數(shù)碼寄存器只能并行送入數(shù)據(jù)，需要時(shí)也只能并行輸出。移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次右移或左移，數(shù)據(jù)既可以并行輸入、并行輸出，也可以串行輸入、串行輸出，還可以并行輸入、串行輸出，串行輸入、并行輸出，使用十分靈活，用途也很廣。并行輸入指從各位觸發(fā)器的輸入端同時(shí)送數(shù)；串行輸入只對(duì)第1位觸發(fā)器送數(shù)，然后依次移動(dòng)傳輸這個(gè)數(shù)；并行輸出指從各位觸發(fā)器輸出端同時(shí)讀數(shù)；串行輸出指由最末位觸發(fā)器依次輸出數(shù)據(jù)。第234頁檢驗(yàn)題解答：555定時(shí)器電路有TTL集成定時(shí)器和CMOS集成定時(shí)電路，其功能完全一樣，不同之處是前者的驅(qū)動(dòng)力大于后者。電路主要由分壓器、比較器，RS觸發(fā)器、MOS開關(guān)管和輸出緩沖器等幾個(gè)部分組成。其中電阻分壓器由三個(gè)5KΩ的電阻串聯(lián)起來構(gòu)成分壓器，555定時(shí)器也因此而得名。電壓比較器C1和C2是兩個(gè)結(jié)構(gòu)完全相同的高精度電壓比較器。C1的反相輸入端接基準(zhǔn)電壓，同相端TH稱為高觸發(fā)端。比較器C2的同相輸入端U＋接基準(zhǔn)電壓，反相輸入端U－為低觸發(fā)端?；綬S觸發(fā)器由兩個(gè)或非門組成，R和S兩個(gè)輸入端子均為高電平有效。放電開關(guān)管T是一個(gè)Ｎ溝道的CMOS管，其狀態(tài)受端的控制，當(dāng)為“0”時(shí)柵極電壓為低電平，T截止；為1時(shí)柵極電壓為高電平，T導(dǎo)通飽和。當(dāng)放電管漏極D（管腳7）經(jīng)一電阻R接電源UDD時(shí)，則放電管的輸出同集成定時(shí)器CC7555的輸出邏輯狀態(tài)相同。兩級(jí)反相器構(gòu)成了555定時(shí)電路的輸出緩沖器，用來提高輸出電流以增強(qiáng)定時(shí)器的帶負(fù)載能力。同時(shí)輸出緩沖器還可隔離負(fù)載對(duì)定時(shí)器的影響。由555定時(shí)器構(gòu)成的施密特觸發(fā)器可以把緩慢變化的輸入波形變換成邊沿陡峭的矩形波輸出，主要用于波形變換和整形。其電路特點(diǎn)是：能夠把變化非常緩慢的輸入脈沖波形，整形成適合于數(shù)字電路需要的矩形脈沖，而且電路傳輸過程中具有回差特性。555定時(shí)器中的兩個(gè)電壓比較器工作在開環(huán)狀態(tài)下。第11章節(jié)后檢驗(yàn)題解析第244頁檢驗(yàn)題解答：半導(dǎo)體存儲(chǔ)器的主要類型有外存和內(nèi)存。按其存儲(chǔ)信息的功能又可分為隨機(jī)存取存儲(chǔ)器RAM和只讀存儲(chǔ)器ROM兩大類。隨機(jī)存儲(chǔ)器又稱為讀寫存儲(chǔ)器，它在計(jì)算機(jī)基本讀、寫周期內(nèi)可完成讀或?qū)憯?shù)據(jù)的操作。隨機(jī)存儲(chǔ)器可以“隨時(shí)”進(jìn)行讀、寫操作。但RAM必須保持供電， 否則其保存的信息將消失。內(nèi)存的大小反映了實(shí)際裝機(jī)存儲(chǔ)器的容量，內(nèi)存的最大容量是由系統(tǒng)地址總線決定的。按工作方式的不同，RAM的存儲(chǔ)單元可分為靜態(tài)和動(dòng)態(tài)兩類，靜態(tài)RAM的特點(diǎn)是在不斷電的情況下，信息可以長時(shí)間保存。動(dòng)態(tài)存儲(chǔ)器的特點(diǎn)是存儲(chǔ)的信息不能長時(shí)間保留，需要不斷地刷新。RAM位擴(kuò)展的方法是將幾片RAM的地址輸入端、讀/寫控制端都對(duì)應(yīng)地并聯(lián)在一起，各位芯片的I/O端串聯(lián)構(gòu)成輸出，位數(shù)即得到擴(kuò)展，擴(kuò)展后的總位數(shù)等于并聯(lián)幾片RAM位數(shù)之和。RAM的字?jǐn)U展方法是把N個(gè)地址線并聯(lián)連接，R/W控制線并聯(lián)連接，片選信號(hào)分別接地址的高位或用譯碼器經(jīng)過譯碼輸出，分別接各位芯片的CS端。第252頁檢驗(yàn)題解答：所謂可編程，就是根據(jù)用戶需要，使用專用的編程器現(xiàn)場寫入信息，ROM的編程方式有固定ROM、一次性可編程的PROM、光可擦除可編程的EPROM和電可擦除可改寫的E2PROM等?？删幊踢壿嬈骷LD根據(jù)陣列和輸出結(jié)構(gòu)的不同可分為PLA、PAL和GAL等。其中可編程邏輯陣列PLA有一個(gè)“與”陣列構(gòu)成的地址譯碼器，是一個(gè)非完全譯碼器，PLA中的與陣列和或陣列都可編程?？删幊剃嚵羞壿婸AL的存儲(chǔ)單元體或陣列不可編程，地址譯碼器與陣列是用戶可編程的。PAL運(yùn)行速度較高，開發(fā)系統(tǒng)完善。GAL器件是從PAL發(fā)展過來的，可以借助編程器進(jìn)行現(xiàn)場編程。GAL的特點(diǎn)是：與陣列可編程，或陣列固定。典型可編程邏輯器件ROM中的地址譯碼器是一個(gè)與陣列，不可編程；存儲(chǔ)編碼陣列是或陣列，可編程?？刹脸删幊痰腅PROM的存儲(chǔ)單元是在MOS管中置入浮置柵的方法實(shí)現(xiàn)的。PAL器件通過對(duì)與邏輯陣列編程可以獲得不同形式的組合邏輯函數(shù)。為實(shí)現(xiàn)時(shí)序邏輯電路的功能，有些型號(hào)的PAL器件中，除了設(shè)置有基本的與—或形式輸出結(jié)構(gòu)外，又設(shè)計(jì)制造了在或門和三態(tài)門之間加入D觸發(fā)器，并且將D觸發(fā)器的輸出反饋回與陣列的PAL結(jié)構(gòu)，從而使PAL的功能大大增加。第12章節(jié)后檢驗(yàn)題解析第261頁檢驗(yàn)題解答：DAC的轉(zhuǎn)換特性，就是指輸出模擬量和輸入數(shù)字量之間的轉(zhuǎn)換關(guān)系：對(duì)于有權(quán)碼，先將每位代碼按其權(quán)的大小轉(zhuǎn)換成相應(yīng)的模擬量，然后相加，即可得到與數(shù)字量成正比的總模擬量，即輸出模擬量與輸入數(shù)字量成正比。當(dāng)輸入為n位二進(jìn)制代碼dndn……dd0時(shí)，輸出對(duì)應(yīng)的模擬電壓（或電流）為： 由可得，該DAC電路的輸入二進(jìn)制數(shù)字量的位數(shù)應(yīng)是：n=3DAC電路的絕對(duì)精度指輸入端加給定數(shù)字量時(shí)，輸出實(shí)際值與理論值之差。一般絕對(duì)精度應(yīng)低于uLSB/2。在滿刻度范圍內(nèi)，偏離理想轉(zhuǎn)換特性的最大值稱為非線性誤差。它與滿刻度之比稱為非線性度，常用百分比來表示。在輸入變化后，輸出值穩(wěn)定到距最終輸出量177。uLSB所需的時(shí)間，反映了DAC電路轉(zhuǎn)換的速度。DAC0832由一個(gè)數(shù)據(jù)寄存器、DAC寄存器和數(shù)模轉(zhuǎn)換器三個(gè)部分組成。DAC0832采用了CMOS工藝制成的雙列直插式單片8位數(shù)模轉(zhuǎn)換器，是八位的電流輸出型數(shù)模轉(zhuǎn)換器。R2R倒T形電阻網(wǎng)絡(luò)的每個(gè)支路等效電阻均為2R。從基準(zhǔn)電壓源UR中流出的電流每經(jīng)過一個(gè)節(jié)點(diǎn)，就產(chǎn)生1/2的電流流入電子開關(guān)，所以流入各電子開關(guān)的電流比例關(guān)系和二進(jìn)制數(shù)各位的權(quán)相對(duì)應(yīng)，流入運(yùn)算放大器的電流和輸入數(shù)碼的值呈線性關(guān)系，從而實(shí)現(xiàn)了數(shù)/模的轉(zhuǎn)換。另外，無論輸入數(shù)字信號(hào)是0還是1，電子開關(guān)的右邊均為0電位，所以電路在工作的過程中，流過電阻網(wǎng)絡(luò)的電流大小始終不變。由于流過各支路的電流恒定不變，故在開關(guān)狀態(tài)變化時(shí)，不需電流建立時(shí)間，而且在這種DAC轉(zhuǎn)換器中又采用了高速電子開關(guān)，所以轉(zhuǎn)換速度很高。第267頁檢驗(yàn)題解答：采樣信號(hào)的頻率必須至少為原信號(hào)中最高頻率成分fimax的2倍。這是采樣電路的基本法則，稱為采樣定理。采樣保持電路的作用就為為了保證采樣后的模擬信號(hào)ui′(t)能夠基本上真實(shí)地保留原始模擬信號(hào)ui(t)的信息。ADC的量化分別采用了舍尾取整和四舍五入兩種方法。舍尾取整量化方式的量化當(dāng)量δ按選??；四舍五入量化方式的量化當(dāng)量δ按選取。量化誤差用ε表示。量化誤差屬原理誤差，無法消除。但是，各離散電平之間的差值越小，量化誤差就越小。采用舍尾取整法的最大量化誤差按選取，四舍五入法的量化誤差按選取。顯然四舍五入法量化誤差比舍尾取整法量化誤差小，故為多數(shù)ADC所采用。1. 若不給自己設(shè)限，則人生中就沒有限制你發(fā)揮的藩籬。2. 若不是心寬似海，哪有人生風(fēng)平浪靜。在紛雜的塵世里，為自己留下一片純靜的心靈空間，不管是潮起潮落，也不管是陰晴圓缺，你都可以免去浮躁，義無反顧，勇往直前，輕松自如地走好人生路上的每一步3. 花一些時(shí)間，總會(huì)看清一些事。用一些事情，總會(huì)看清一些人。有時(shí)候覺得自己像個(gè)神經(jīng)病。既糾結(jié)了自己，又打擾了別人。努力過后，才知道許多事情，堅(jiān)持堅(jiān)持，就過來了。4. 歲月是無情的，假如你丟給它的是一片空白，它還給你的也是一片空白。歲月是有情的，假如你奉獻(xiàn)給她的是一些色彩，它奉獻(xiàn)給你的也是一些色彩。你必須努力，當(dāng)有一天驀然回首時(shí)，你的回憶里才會(huì)多一些色彩斑斕，少一些蒼白無力。只有你自己才能把歲月描畫成一幅難以忘懷的人生畫卷。