數(shù)字電子系統(tǒng)硬件抗干擾分析畢業(yè)論文-資料下載頁(yè)
2025-06-22 14:33本頁(yè)面
【正文】 300uF。高頻電容計(jì)算為: C=P/V*V*F。 8 ）每個(gè)集成電路一個(gè)去耦電容。每個(gè)電解電容邊上都要加一個(gè)小的高頻旁路電容。 9 ）用大容量的鉭電容或聚酷電容而不用電解電容作電路充放電儲(chǔ)能電容。使用管狀電時(shí),外殼要接地。 配置電容的經(jīng)驗(yàn)值。好的高頻去耦電容可以去除高1GH的高頻成份。陶瓷片電容或多層陶瓷電容的高頻特性較好。設(shè)計(jì)印刷線路板時(shí),每個(gè)集成電路的電源,地之間都要加一個(gè)去耦電容。去耦電容有兩個(gè)作用:一方面是本集成電路的蓄能電容,提供和吸收該集成電路開(kāi)門(mén)關(guān)門(mén)瞬間的充放電能。另一方面旁路掉該器件的高頻噪聲。,它的并行共振頻率大約在7MHz左右,也就是說(shuō)對(duì)于10MHz以下的噪聲有較好的去耦作用,對(duì) 40MHz以上的噪聲幾乎不起作用。每10片左右的集成電路要加一片充放電電容，或稱為蓄放電容，電容大小可選10uF。最好不用電解電容,電解電容是兩層溥膜卷起來(lái)的，這種卷起來(lái)的結(jié)構(gòu)在高頻時(shí)表現(xiàn)為電感,最好使用膽電容或聚碳酸醞電容。去耦電容值的選取并不嚴(yán)格，可按C=1/f計(jì)算。由于不論使用怎樣的電源分配方案,整個(gè)系統(tǒng)會(huì)產(chǎn)生足夠?qū)е聠?wèn)題發(fā)生的噪聲,。一般來(lái)說(shuō),一個(gè)1uF10uF的電容將被放在系統(tǒng)的電源接入端,。旁路電容就是過(guò)濾器。放在電源接入端的大電容(約 10uF)用來(lái)過(guò)濾板子產(chǎn)生的低頻(比如60Hz線路頻率)。板上工作中的設(shè)備產(chǎn)生的噪聲會(huì)產(chǎn)生從100MHz到更高頻率間的合共振(harmonics)。每個(gè)芯片間都要放置旁路電容,這些電容比較小,。 PCB特殊元件的放置大功率管、變壓器、整流管等發(fā)熱器件,在高頻狀態(tài)下工作時(shí)產(chǎn)生的熱量較多,所以在布局時(shí)應(yīng)充分考慮通風(fēng)和散熱,將這類元器件放置PCB上空氣容易流通的地方。大功率整流管和調(diào)整管等應(yīng)裝有散熱器,并要遠(yuǎn)離變壓器。電解電容器之類怕熱的元件也應(yīng)遠(yuǎn)離發(fā)熱器件,否則電解液會(huì)被烤干,造成其電阻增大,性能變差,影響電路的穩(wěn)定性。易發(fā)生故障的元器件，如調(diào)整管、電解電容器、繼電器等,在放置時(shí)還要考慮到維修方便。對(duì)經(jīng)常需要測(cè)量的測(cè)試點(diǎn),在布置元器件時(shí)應(yīng)注意保證測(cè)試棒能夠方便地接觸。由于電源設(shè)備內(nèi)部會(huì)產(chǎn)生50Hz泄漏磁場(chǎng),當(dāng)它與低頻放大器的某些部分交連時(shí),會(huì)對(duì)低頻放大器產(chǎn)生干擾。因此,必須將它們隔離開(kāi)或者進(jìn)行屏蔽處理。放大器各級(jí)最好能按原理圖排成直線形式,如此排法的優(yōu)點(diǎn)是各級(jí)的接地電流就在本級(jí)閉合流動(dòng),不影響其他電路的工作。輸入級(jí)與輸出級(jí)應(yīng)當(dāng)盡可能地遠(yuǎn)離,減小它們之間的寄生耦合干擾。考慮各個(gè)單元功能電路之間的信號(hào)傳遞關(guān)系,還應(yīng)將低頻電路和高頻電路分開(kāi),模擬電路和數(shù)字電路分開(kāi)。集成電路應(yīng)放置在PCB的中央,這樣方便各引腳與其他器件的布線連接。電感器、變壓器等器件具有磁耦合,彼此之間應(yīng)采用正交放置,以減小磁耦合。另外,它們都有較強(qiáng)的磁場(chǎng),在其周圍應(yīng)有適當(dāng)大的空間或進(jìn)行磁屏蔽,以減小對(duì)其他電路的影響。在PCB的關(guān)鍵部位要配置適當(dāng)?shù)母哳l退耦電容,如在PCB電源的輸入端應(yīng)接一個(gè)10μF～100μF的電解電容,在集成電路的電源引腳附近都應(yīng)接一個(gè) 。有些電路還要配置適當(dāng)?shù)母哳l或低頻扼流圈,以減小高低頻電路之間的影響。這一點(diǎn)在原理圖設(shè)計(jì)和繪制時(shí)就應(yīng)給予考慮,否則也將會(huì)影響電路的工作性能。元器件排列時(shí)的間距要適當(dāng),其間距應(yīng)考慮到它們之間有無(wú)可能被擊穿或打火。含推挽電路、橋式電路的放大器,布置時(shí)應(yīng)注意元器件電參數(shù)的對(duì)稱性和結(jié)構(gòu)的對(duì)稱性,使對(duì)稱元器件的分布參數(shù)盡可能一致。第四章 結(jié)論以上就是本人從幾個(gè)主要方面探討了有關(guān)數(shù)字電子系統(tǒng)的硬件抗干擾的方法。首先分析了電磁干擾的基本理論，重點(diǎn)闡述了電磁干擾源，以傳導(dǎo)干擾和輻射干擾為例進(jìn)行分析。具體從硬件方面來(lái)分析抗干擾措施，硬件方面主要從器件使用中抗干擾措施、電路設(shè)計(jì)抗干擾措施、印制板電路抗干擾措施三方面入手，重點(diǎn)分析了電路設(shè)計(jì)中抗干擾措施的三個(gè)方面：接地技術(shù)、濾波技術(shù)、隔離技術(shù)。并且對(duì)PCB 干擾提出了如下幾項(xiàng)項(xiàng)措施：線路板走線原則、合理設(shè)置去耦電容、特殊器件的處理。通過(guò)分析可以得知，這些方法理論上是可以進(jìn)行抗電磁干擾的。數(shù)字電子系統(tǒng)的硬件抗干擾除了上述所講的之外，應(yīng)該還有我所不知道的，以及還沒(méi)有遇到的，這就要求我們不斷實(shí)踐，不斷總結(jié)經(jīng)驗(yàn)，以不斷提高我們的技術(shù)。工業(yè)控制是計(jì)算機(jī)的抗干擾最重要的應(yīng)用領(lǐng)域也是計(jì)算機(jī)最艱難的應(yīng)用環(huán)境，經(jīng)驗(yàn)認(rèn)為工業(yè)控制的抗干擾性能根本在硬件結(jié)構(gòu)。硬件的設(shè)計(jì)應(yīng)該近可能的完善。致謝在本文的撰寫(xiě)過(guò)程中，導(dǎo)師xx給予了悉心的指導(dǎo)和關(guān)心，使我克服了眾多困難終于完成了畢業(yè)設(shè)計(jì)的撰寫(xiě)工作。導(dǎo)師淵博的知識(shí)、嚴(yán)謹(jǐn)求實(shí)的治學(xué)態(tài)度及敬業(yè)精神，給我留下了深刻的印象，并將在我今后的人生道路上產(chǎn)生深遠(yuǎn)的影響，在此論文完成之際，謹(jǐn)向?qū)熤乱猿绺叩木匆夂椭孕牡母兄x！再一次感謝所有關(guān)心我、幫助我的人！參考文獻(xiàn)[1] 周旭。電子設(shè)備防干擾原理與技術(shù)。國(guó)防工業(yè)出版社，2006[2] 周璧華, 陳彬, 石立華。電磁脈沖及其工程防護(hù)。國(guó)防工業(yè)出版社, 2003.[3] 馮力。電磁干擾及其抑制技術(shù)。電子質(zhì)量，2003。[4] 陳修橋, 胡以華, 張建華,等。計(jì)算機(jī)機(jī)箱的電磁脈沖耦合模擬仿真。 系統(tǒng)仿真學(xué)報(bào),2004, 16(12): 27862788。[5] 陳莉, 趙永久。電磁脈沖對(duì)帶孔縫腔體的耦合特性?；鹂乩走_(dá)技術(shù), 2005, 34(6): 2933。[6] 葛得彪, 閆玉波。電磁波時(shí)域有限差分法。西安電子科技大學(xué)出版社, 2002。[7] 王芳。PCB分層設(shè)計(jì)中控制電磁干擾輻射。計(jì)算機(jī)與數(shù)學(xué)工程，2006。[8] 林國(guó)榮。電磁干擾及控制。電子工業(yè)出版社，2003[9] 周佩白, 魯君偉, 傅正財(cái),等。電磁兼容問(wèn)題的計(jì)算機(jī)模擬與仿真技術(shù)。中國(guó)電力出版社,2006。[10] 孫可平。電磁兼容與抗干擾技術(shù)。大連海事學(xué)院出版社，2006。[11] 付建平，周向農(nóng)。弱點(diǎn)系統(tǒng)中的接地技術(shù)。南昌航空工學(xué)院學(xué)報(bào)自然科學(xué)版，[12] 諸邦田。電子線路實(shí)用抗干擾技術(shù)。北京：人民郵電出版社，1996[13] 中華人民共和國(guó)國(guó)家標(biāo)準(zhǔn)（GB/T43651995 IEC50 (161)90）。電磁兼容術(shù)語(yǔ)。國(guó)家技術(shù)監(jiān)督局。17
范文總結(jié)相關(guān)推薦
鄂ICP備17016276號(hào)-1