【正文】 輸出范圍（OTR）圖28 超量程和低量程邏輯當(dāng)模擬輸入電壓超出范圍條件存在就超出了轉(zhuǎn)換器的輸入范圍。OTR是一個更新的數(shù)字輸出以及數(shù)據(jù)輸出對應(yīng)于特定的采樣模擬輸入電壓。因此，OTR具有相同的管線延遲(延遲)作為數(shù)字?jǐn)?shù)據(jù)。當(dāng)模擬輸入電壓在模擬輸入范圍內(nèi)時OTR是LOW(低）。當(dāng)模擬輸入電壓超過輸入它是高如圖27所示。OTR直到仍將居高不下模擬輸入返回輸入范圍內(nèi),另一個轉(zhuǎn)換就完成了。OTR和MSB通過邏輯進行“與”操作和補足,超量程的高或低量程低條件的邏輯OTR 和MSB進行“與”操和補足,超量程的高或低量程低的條件下就可以被檢測到。表V 是超量程/低量程的真值表電路在圖28中,使用NAND門。系統(tǒng)要求可編程增益調(diào)節(jié)的AD9221 / AD9223 /AD9220輸入信號可以立即檢測到一個超出范圍條件,從而消除增益選擇迭代。此外,OTR可用于數(shù)字偏移和增益校準(zhǔn)。數(shù)字輸出驅(qū)動考慮（DVDD）AD9221,AD9223 AD9220輸出驅(qū)動配置接口5 V邏輯家族通過設(shè)置DVDD分別為5 V。AD9221 / AD9223 /AD9220輸出驅(qū)動程序提供足夠的輸出大小電流來驅(qū)動各種邏輯的家族。然而,大驅(qū)動電流供電,可能往往會導(dǎo)致故障影響SINAD性能。應(yīng)用中要求AD9221 / AD9223 AD9220開大電容負載或大型分列可能需要額外的DVDD去耦電容。在極端情況下，可能需要外部緩沖或鎖存。時鐘輸入和注意事項AD9221 / AD9223 / AD9220內(nèi)部定時使用兩個邊緣的時鐘輸入來生成各種內(nèi)部的時基信號。時鐘輸入必須達到或超過最低脈沖寬度指定高低(tCH和tCL)參數(shù)，對于給定定義的A / D轉(zhuǎn)換技術(shù)參數(shù)要滿足額定的性能參數(shù)。例如,時鐘輸入AD9220操作10MSPS可能有占空比周期45%至55%來滿足這個時間，指定的tCH和tCL 是45 ns要求。時鐘頻率低于10MSPS,工作周期在某種程度上可能偏離這一范圍, tCH和tCL都滿意。所有的高速高分辨率/ Ds敏感時鐘輸入de質(zhì)量。信噪比(SNR)在給定滿刻度輸入頻率（fIN)退化是由于窗口抖動(tA)計算下列方程:SNR=20 log10【1/2π fIN tA】在方程中,均方根窗口抖動tA,代表了所有窗口抖動源的均方根和的平方,其中包括時鐘輸入、模擬輸入信號和A / D窗口抖動技術(shù)參數(shù)。例如,如果一個5 MHz滿幅正弦波由a / D采樣總均方根抖動15 ps，A/ D的信噪比(SNR)。在欠采樣應(yīng)用中對抖動特別敏感。圖29b AD9223功耗對比時鐘頻率圖29a AD9221功耗對比時鐘頻率時鐘輸入應(yīng)該被視為模擬信號在窗口抖動的情況下可能會影響AD9221 / AD9223 / AD9220的動態(tài)范圍。因此,對時鐘驅(qū)動供電應(yīng)該和A / D輸出驅(qū)動供電隔離避免時鐘信號與數(shù)字噪音調(diào)制。低時基誤差晶體控制振蕩器做出最好的時鐘源。如果時鐘采用另一種類型的源生成(通過門控、分頻或其他方法)，在最后一步應(yīng)該調(diào)整原時鐘時間。圖29c AD9220功耗對比時鐘頻率AD9221 / AD9223 AD9220大多數(shù)的功耗來自模擬電源。然而,較低的時鐘速度將略會減少數(shù)字電流。圖29顯示了每一個A / D功耗和時鐘頻率之間的關(guān)系。接地和退耦模擬和數(shù)字接地在任何高速、高分辨率系統(tǒng)適當(dāng)?shù)慕拥厥潜匾?。采用多層印刷電路?PCBS)中推薦提供最佳的接地和電源方案。接地層和電源層的使用提供了獨特的優(yōu)勢:1. 環(huán)路區(qū)域環(huán)繞通過一個信號和它的返回路徑達到最小化。2. 接地和電源的路徑的阻抗最小化。3. 由電源層、PCB絕緣和接地層形成固有的分布電容。這些特點可以減少電磁干擾(EMI)和全面改善的性能。防止噪聲耦合在輸入信號上對設(shè)計布局是很重要的。數(shù)字信號不應(yīng)該并行與輸入信號軌跡，應(yīng)該遠離輸入電路。而AD9221 / AD9223 AD9220的特點有單獨的模擬和數(shù)字接地引腳，當(dāng)它應(yīng)該被視為一個模擬組件。AD9221 / AD9223 / AD9220的AVSS和DVSS引腳必須連接在一起。在A / D下面堅實的接地層是可以接受的,如果電源層和接地回路電流進行仔細管理。另外,在A / D下的接地層可能包含鋸齒狀引導(dǎo)電流的使用在可預(yù)測的方向之間的交叉耦合模擬和數(shù)字是不可避免的。AD9221 / AD9223 / AD9220 / EB接地層布局,如圖39所示,描述了的鋸齒狀類型的安排。模擬和數(shù)字接地在A/D下通過跳線實現(xiàn)。模擬和數(shù)字電源退耦圖30 模擬電源退耦A(yù)D9221 / AD9223 / AD9220特點是獨立的模擬和數(shù)字供電及接地引腳,幫助減少數(shù)字腐敗敏感的模擬信號。一般來說,模擬供電AVDD，應(yīng)該到AVSS退耦,模擬公共點,盡可能靠近芯片的物理位置。圖30顯示了模擬電源提供建議的退耦。注意，AVDD和AVSS引腳上共存AD9221 / AD9223 AD9220簡化解耦電容的布局,提供最短的PCB走線的長度。AD9221 / AD9223 / AD9220 / EB電源層布局，如圖40所示描繪了一個典型的安排使用多層PCB。圖31 CML退耦A(yù)D9221 / AD9223 / AD9220的CML是一個內(nèi)部模擬偏置點僅供內(nèi)部使用。CML的直流電平大約是AVDD / 2。如果要用于任何外部偏置這個電壓應(yīng)該緩沖。內(nèi)部調(diào)整邏輯浪涌電流相對較小，在時鐘轉(zhuǎn)換期間為主要電流。當(dāng)輸出位跳變時輸出驅(qū)動需要大電流脈沖。這些電流的大小和持續(xù)時間輸出位的負載功能:要避免大電容負載。注意，AVDD用于AD9221/AD9223/AD9220的內(nèi)部校正邏輯而DVDD用于驅(qū)動輸出。圖32 數(shù)字電源退耦,適合一個合理的數(shù)字輸出負載電容 (通常20 pF在每個引腳)。應(yīng)用中涉及更大的數(shù)字加載應(yīng)該考慮增加數(shù)字解耦比例,和/或使用外部緩沖/鎖存器。一個完整的退耦方案在PCB上還包括大型鉭或其它電解電容器使低頻波動減少到可以忽略的電平。參照AD9221 / AD9223 / AD9220 / EB（評估板）原理圖和布局圖36到42的更多信息及有關(guān)退耦電容的位置。應(yīng)用使用AD9220直接IF(中頻）降頻轉(zhuǎn)換如前所述,AD9220的性能在不同的操作模式下遠遠超出其基帶區(qū)域和幾個尼奎斯特帶區(qū)域。因此,AD9220可能適合混合降頻轉(zhuǎn)換器在狹窄和寬帶下應(yīng)用。AD9220在不同IF(中頻）頻率和超頻率范圍都保持優(yōu)良的動態(tài)性能(即：請參考圖17和18)。IF(中頻）信號將別名ADC的基帶區(qū)域由于采樣過程相類似IF(中頻）信號混合器將降頻轉(zhuǎn)換。信號在不同的奈奎斯特區(qū)域,下面的方程可以用來確定最終的頻率混疊。有幾個潛在的利益即使用ADC的別名。（即：或混合)窄帶或?qū)拵F(中頻）信號。第一也是最重要的是消除一個完整的混合階段相關(guān)的放大器和濾波器,減少成本和功耗。第二是應(yīng)用各種DSP技術(shù)的能力執(zhí)行一些功能,比如過濾、通道選擇、正交解調(diào)、數(shù)據(jù)簡化和檢測。圖33 (VCM=,輸入跨度=2V P)圖34 使用AD9220的差分輸入 SNR/SFDR對比輸入振幅（AIN）@ MHz IF(中頻）的數(shù)字化使用低抖動10 MHz時鐘采樣。使用上面的方程第五尼奎斯特區(qū)域, MHz。圖33顯示了在這些條件下AD9220操作的典型性能。圖34顯示了如何AD9220仍能保持高線性度和超寬振幅的SFDR。多通道數(shù)據(jù)采集與自動校正AD9221 / AD9223 / AD9220非常適合高性能、低功耗數(shù)據(jù)采集系統(tǒng)。除了其特殊的交流性能,它展示真實的12位線性和溫度漂移性能(即：不包括內(nèi)部參考)。此外，A / D產(chǎn)品族為系統(tǒng)設(shè)計提供了一個向上或向下的組件基于功耗和采樣率選擇路徑。圖35顯示了一個典型的多通道數(shù)據(jù)采集系統(tǒng)。還顯示在高精度數(shù)據(jù)采集系統(tǒng)中經(jīng)常需要一些額外的廉價的增益和偏移量自動校正電路。這些額外的外圍元件選擇要根據(jù)他們的性能,功耗和成本。參照圖35,AD9221 / AD9223 V p V共模電壓。這個配置和輸入跨度允許U4緩沖放大器使用單電源。此外，它簡化了低溫度漂移自動校正電路的設(shè)計采用薄膜電阻溫度穩(wěn)定性和比率測量的準(zhǔn)確性。AD9221 / AD9223 AD9220的輸入可以很容易地配置為一個更大的跨度，但應(yīng)保持在高速的輸入/輸出擺幅功，軌到軌，單電源放大器U4(如：AD8041)。校準(zhǔn)電路是基于兩個8位數(shù)模，電流輸出DAC08s，U3和U5。增益校準(zhǔn)電路由U3組成, V低漂移基準(zhǔn)連接AD9221 / AD9223 / AD9220。針對對A / D的增益和偏移量電阻值設(shè)置增益校準(zhǔn)范圍選擇提供一個標(biāo)稱的調(diào)整范圍177。128 LSB 1 和LSB分辨率。注意，基準(zhǔn)源帶寬較低，因此，它是不可能在這種模式下迅速改變基準(zhǔn)電壓。偏移量校準(zhǔn)電路由一個DAC,U5和緩沖放大器U4組成。DAC是配置為雙極調(diào)節(jié)的177。64 LSB 1/2 LSB分辨率跨度接置AD9221 / AD9223 / AD9220。注意，U5雙電流輸出配置為提供一個雙極性調(diào)整跨度。同時,U3和U5兩個DAC輸出都使用各自的放大器RC退耦。校準(zhǔn)過程分兩個步驟。首先,雙極偏移校準(zhǔn)通過選擇CH2, V系統(tǒng)基準(zhǔn),模擬多路轉(zhuǎn)換器和預(yù)加載的DAC,U5,中刻度代碼1000 0000。如可能的話，應(yīng)采取A / D幾個讀數(shù)求和平均來確定所需的數(shù)字偏移，調(diào)整U5代碼。這個平均偏移代碼需要一個額外的一些分辨率， U5的1 LSB相當(dāng)于AD9221 / AD9223 / AD9220B的1/2 LSB。所需的偏移校正代碼可以由U5確定。第二，系統(tǒng)增益校準(zhǔn)通過選擇CH2, V輸入對應(yīng)于A/D的 FS。前值是讀取、U4應(yīng)該預(yù)加載的代碼00(十六進制)。幾個數(shù)據(jù)也可以采取求和平均來確定調(diào)整U2A的數(shù)字增益代碼。在這種情況下，A / D的1 LSB對應(yīng)U4的1 LSB。由于AD9221 / AD9223 AD9220 INL（積分非線性誤差）有卓越的性能,兩點校準(zhǔn)過程(即：中刻度的 FS）而不是選擇端點標(biāo)定過程。同時,由于雙極性偏置對任何增益調(diào)整(由于A / D)的微分SHA,迭代標(biāo)定過程不是必需的。電路的溫度穩(wěn)定性增強,是通過選擇一個雙精度運算放大器為U2(例如,OP293)和低溫度漂移的薄膜電阻。請注意,這個應(yīng)用電路并不是建立在釋放這些數(shù)據(jù)表。請聯(lián)系模擬器件咨詢申請援助或評估。圖35 典型多通道數(shù)據(jù)采集系統(tǒng)圖36 評估板原理圖圖37 評估板元件面布局（沒有比例）圖38 評估板焊接面布局（沒有比例）圖39 評估板接地面布局（沒有比例）圖40 評估板電源面布局（沒有比例）圖40 評估板元件面絲印層布局（沒有比例）圖40 評估板底面絲印層布局（沒有比例）外形尺寸描述 41 / 41