da和ad轉(zhuǎn)換器接口-資料下載頁(yè)
2025-10-03 16:03本頁(yè)面
【導(dǎo)讀】輸入數(shù)字量的二進(jìn)制位數(shù)。量程是指輸入模擬電壓的變化范圍。例如某轉(zhuǎn)換器具有10V. 的單極性范圍或-5～+5V的雙極性范圍。滿刻度只是個(gè)名義值，實(shí)際的A/D，D/A轉(zhuǎn)換器的最大。直線之間的最大偏移差。換器，通常位數(shù)越多，其轉(zhuǎn)換時(shí)間越長(zhǎng)。應(yīng)的滿度跳躍并達(dá)到穩(wěn)定所需的時(shí)間。輸出端及基準(zhǔn)電壓端。數(shù)字輸入端有以下幾種類。雙數(shù)據(jù)鎖存器，④可接收串行數(shù)字輸入。模擬量輸出有兩種方式：電壓輸出及電流輸。電流輸出的芯片相當(dāng)于電流源，其內(nèi)阻。較大，選用這種芯片時(shí)，負(fù)載電阻不可太大。據(jù)到鎖存器A，后輸出高2位數(shù)據(jù)到鎖存器B。假設(shè)兩個(gè)鎖存器原來(lái)的數(shù)據(jù)為。0001111000，現(xiàn)在要求轉(zhuǎn)換的數(shù)據(jù)為0100001011，新數(shù)據(jù)分兩次輸出，其內(nèi)部結(jié)構(gòu)由1個(gè)8. 當(dāng)ILE端為高電平，CS與WR1同時(shí)為低電平時(shí)，使得LE1. 入變化，WR2上升沿將輸入寄存器的信息鎖存在該寄存器中?？梢詷?gòu)成三種不同的工作方式。3)雙緩沖方式——兩個(gè)寄存器均處于受控狀態(tài)。為此可把這兩個(gè)信號(hào)固定接地，或如電路中把。此外還應(yīng)把CS接高位地址線
【正文】 合，將 +Er接到積分器的輸入端 )，使積分器進(jìn)行反向積分。當(dāng)積分器的輸出回到 0時(shí)，比較器的輸出發(fā)生跳變。設(shè)在 t3時(shí)刻積分器回 0，此時(shí)有： 式中 T2=t3t2為比較周期。 rcttrc ERCTVdtERCV232)(10 ????? ?在 T2周期內(nèi)對(duì)一個(gè)周期為 τ的時(shí)鐘脈沖進(jìn)行計(jì)數(shù)，得： ?NT ?2irVETTN?????12由于 T Er、 τ都是恒定值，從而計(jì)數(shù)值 N就正比于被測(cè)模擬電壓值，實(shí)現(xiàn)了 A/D轉(zhuǎn)換。 雙積分 A/D轉(zhuǎn)換器芯片 ICL7135 ICL7135是一種常用的 4位半 BCD碼雙積分型單 片集成 ADC芯片 , 其分辯率相當(dāng)于 14位二進(jìn)制 數(shù)，它的轉(zhuǎn)換精度高 , 轉(zhuǎn)換誤差為 177。 1LSB，并 且能在單極性參考電壓下對(duì)雙極性輸入模擬電 壓進(jìn)行 A/D轉(zhuǎn)換，模擬輸入電壓范圍為 0～ 177。 。 芯片采用了自動(dòng)校零技術(shù) , 可保證 零點(diǎn)在常溫下的長(zhǎng)期穩(wěn)定性，模擬輸入可以是 差動(dòng)信號(hào) , 輸入阻抗極高。 ICL7135的輸出時(shí)序圖 B B B B1： BCD碼數(shù)據(jù)輸出， B8為最高位， B1為最低位。 D D D D D1： BCD碼數(shù)據(jù)的位驅(qū)動(dòng)信號(hào)輸出端，分別 選通萬(wàn)、千、百、 十、個(gè)位。 ICL7135與單片機(jī) 8031的接口電路 ICL7135轉(zhuǎn)換結(jié)果輸出是動(dòng)態(tài)的 ， 因此必須通過(guò)并行接口才能與單片機(jī)連接 。 圖中 74LS157為 4位2選 1 的數(shù)據(jù)多路開(kāi)關(guān) ， 74LS157的端輸入為低電平時(shí) ， 1A、 2A、 3A輸入信息在 1Y、 2Y、 3Y輸出； 端為高電平時(shí) ， 1B、 2B、 3B輸入信息在1Y、 2Y、 3Y輸出 。 因此 ， 當(dāng) 7135的高位選通信號(hào) D5輸出為高電平時(shí) ， 萬(wàn)位數(shù)據(jù) B1和極性 、 過(guò)量程 、 欠量程標(biāo)志輸入到 8051單片機(jī)的 ～， 當(dāng) D5為低電平時(shí) ， 7135的 B B BB1輸出低位轉(zhuǎn)換結(jié)果的 BCD碼 ， 此時(shí) BCD碼數(shù)據(jù)線 B B B B1輸入到 8051單片機(jī)的～ 。 ICL7135的時(shí)鐘頻率為 125kHz，每秒進(jìn)行 3次 A/D轉(zhuǎn)換。 ICL7135的數(shù)據(jù)輸出選通脈沖線接到 8051外部中斷 INT0端，當(dāng) ICL7135完成一次 A/D轉(zhuǎn)換以后，產(chǎn)生 5個(gè)數(shù)據(jù)選通脈沖，分別將各位的 BCD碼結(jié)果和標(biāo)志 D1～ D5打入 8051的 P0口。由于 ICL7135的A/D轉(zhuǎn)換是自動(dòng)進(jìn)行的 , 完成一次 A/D轉(zhuǎn)換后 , 選通脈沖的產(chǎn)生和 8051中斷的開(kāi)放是不同步的。為了保證讀出數(shù)據(jù)的完整性 , 單片機(jī) 8051只對(duì)最高位 (萬(wàn)位 )的中斷請(qǐng)求作出響應(yīng)，低位數(shù)據(jù)的輸入則采用查詢的方法， A/D轉(zhuǎn)換結(jié)果送入單片機(jī) 8051片內(nèi) RAM的20H, 21H和 22H單元。 三積分式 ADC的工作原理 為了提高雙分積式 ADC的分辨率，出現(xiàn)了多積分式 ADC。下面簡(jiǎn)單介紹三重積分式 ADC的工作原理。它的特點(diǎn)是比較期由兩段斜坡組成，當(dāng)積分器輸出電壓接近 0點(diǎn)時(shí)，突然換接數(shù)值較小的基準(zhǔn)電壓，從而降低了積分器輸出電壓的斜率，延長(zhǎng)積分器回 0的時(shí)間，使比較周期延長(zhǎng)以獲得更多的計(jì)數(shù)值，從而提高了分辨率。而積分器在輸出電壓較高時(shí)，接入數(shù)值較大的基準(zhǔn)電壓，積分速度快，因而轉(zhuǎn)換速度也快。 系統(tǒng)中有兩個(gè)比較器，比較器 1的比較電平為 0電平， 比較器 2的比較電平為 V′，同時(shí)有兩個(gè)基準(zhǔn)電壓 Er和 Er/2m。工作過(guò)程如下： ? 采樣期： Sx接通， Spb、 Sps斷開(kāi)，積分器對(duì)被測(cè)電壓 Vi積分，積分周期恒定為 T1； ? 比較期 I： Spb接通， Sx、 Sps斷開(kāi)，積分器對(duì)極性與 Vi相反的基準(zhǔn)電壓 Er進(jìn)行積分，由于 Er數(shù)值較大，故積分速度較快，積分周期為 T21； ? 比較期 Ⅱ ：當(dāng)積分器輸出達(dá)到比較器 2的比較電平V′時(shí)，通過(guò)控制電路使開(kāi)關(guān) Sps接通， Spb、 Sx斷開(kāi)，積分器對(duì) Er/2m積分。由于基準(zhǔn)電壓減小，因而積分速度按比例降低。當(dāng)積分器輸出電壓達(dá)到零伏時(shí)，比較器 1動(dòng)作，通過(guò)控制電路使所有開(kāi)關(guān)斷開(kāi)，積分器停止積分，一次 A/D轉(zhuǎn)換結(jié)束。 因?yàn)楸容^期 Ⅱ 的基準(zhǔn)電壓減小了 2m倍，因此如果在兩 個(gè)比較期內(nèi)計(jì)數(shù)脈沖頻率保持不變，則在比較期 Ⅰ 內(nèi) 的計(jì)數(shù)值應(yīng)乘以 2m后才能與比較期 Ⅱ 內(nèi)的計(jì)數(shù)值相 加。為此可采用如圖所示的計(jì)數(shù)器結(jié)構(gòu)。 在比較期 Ⅰ 內(nèi)，與門 1打開(kāi)，計(jì)數(shù)器從 2m位開(kāi)始計(jì)數(shù)：在比較期 Ⅱ 內(nèi)，與門 2開(kāi)，計(jì)數(shù)器從 20位開(kāi)始計(jì)數(shù)。若在比較期 Ⅰ 內(nèi)計(jì)得 N1個(gè)鐘脈沖，比較期 Ⅱ 內(nèi)計(jì)得 N2個(gè)時(shí)鐘脈沖，則在整個(gè)比較期內(nèi)計(jì)數(shù)器的計(jì)數(shù)值為 N=2m N1+N2 串行 ADC與 8051單片機(jī)的接口 串行接口的 ADC芯片 TLC549與 8051單片機(jī)的接口簡(jiǎn)單，功耗低。采用差分參考電壓高阻輸入，抗干擾，可按比例量程校準(zhǔn)轉(zhuǎn)換范圍。 TLC549引腳排列如下 ： T L C 5 4 912348765R E F +A I NR E F G N D C SS D OS C L KV C C TLC549具有片內(nèi)系統(tǒng)時(shí)鐘，該時(shí)鐘與 SCLK是獨(dú)立工作的，無(wú)須特殊的速度或相位匹配。其工作時(shí)序如下，當(dāng) CS為高時(shí)，數(shù)據(jù)輸出端 (SDO)處于高阻狀態(tài)，此時(shí)SCLK不起作用。這種 CS控制作用允許在同時(shí)使用多片TLC549時(shí)共用 SCLK，以減少多路 A/D并用時(shí)的 I/O控制端口。通常情況下 CS應(yīng)為低。 1 2 3 4 5 6 7 8 1 2 3 4 5 6 7 8無(wú) 關(guān) 無(wú) 關(guān)S C L Kts u訪 問(wèn) 周 期B采 樣 周 期Btc o n v訪 問(wèn) 周 期C采 樣 周 期CC Sts utw HS D OA 7 A 6 A 5 A 4 A 3 A 2 A 1 A 0te nM S B L S B前 一 轉(zhuǎn) 換 數(shù) 據(jù) AA 7te nM S B轉(zhuǎn) 換 數(shù) 據(jù) BL S BM S BM S BB 0B 1B 2B 3B 4B 5B 6B 7B 7TLC549與 8051單片機(jī)的接口電路 TLC549完成一次 A/D轉(zhuǎn)換完成需要 17μs。在轉(zhuǎn)換過(guò)程中，單片機(jī)給 CS一個(gè)高電平， SDO將返回高阻狀態(tài)，進(jìn)入下一次 A/D轉(zhuǎn)換之前，需要至少延時(shí) 17μs，否則 TLC549的轉(zhuǎn)換過(guò)程將被破壞。
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1