【正文】 0。 end if。 if(t5 3) then clk5 = 39。139。 else clk5 = 39。039。 end if。 end if。 end if。end process。process(cp, mode,clk6,t6) begin if(cp39。event and cp = 39。039。) then if mode = 110 then if(t6 6) then t6 = t6 + 1。 else t6 = 0。 end if。 if(t6 3) then clk6 = 39。139。 else clk6 = 39。039。 end if。 end if。 end if。end process。clk_out4 = clk5 or clk6。process(cp,rst,mode,clk_outT,clk_outTT,clk_out1, clk_out2,clk_out3,clk_out4) begin if rst = 39。139。 then clk_outT = 39。039。 else clk_outT = clk_outTT。 end if。 if mode = 000 then clk_outTT = cp。 elsif mode = 001 then clk_outTT = clk_out1。 elsif mode = 010 then clk_outTT = clk_out2。 elsif mode = 011 then clk_outTT = clk_out1。 elsif mode = 100 then clk_outTT = clk_out3。 elsif mode = 101 then clk_outTT = clk_out1。 elsif mode = 110 then clk_outTT = clk_out4。 elsif mode = 111 then clk_outTT = clk_out1。 end if。end process。clk_out = clk_outT。end a。附錄3 脈沖分配程序清單library IEEE。use 。use 。use 。entity double3and6 is port (cp : in std_logic。 dir : in std_logic。 ex : in std_logic。 mode : in std_logic。 outA, outB, outC : out std_logic)。end double3and6。architecture rtl_double3and6 of double3and6 is type statetype is (state0, state_A, state_AB, state_B, state_BC, state_C, state_AC)。 signal present_state, next_state :statetype。 signal out_A, out_B, out_C : std_logic。 signal trans_value : std_logic_vector (1 downto 0)。 begin trans_value = mode amp。 dir。 state_colcked : process (cp, ex) begin if ex = 39。139。 then present_state = state0。 elsif cp39。event and cp = 39。139。 then present_state = next_state。 end if。 end process state_colcked。 state_b : process (present_state, next_state, trans_value) begin case present_state is when state0 = out_A = 39。039。 out_B = 39。039。 out_C = 39。039。 case trans_value is when 00 = next_state = state_A。 when 01 = next_state = state_A。 when 10 = next_state = state_AB。 when 11 = next_state = state_AC。 when others = next_state = state0。 end case。 when state_A = out_A = 39。139。 out_B = 39。039。 out_C = 39。039。 case trans_value is when 00 = next_state = state_AB。 when 01 = next_state = state_AC。 when 10 = next_state = state0。 when 11 = next_state = state0。 when others = next_state = state0。 end case。 when state_AB = out_A = 39。139。 out_B = 39。139。 out_C = 39。039。 case trans_value is when 00 = next_state = state_B。 when 01 = next_state = state_A。 when 10 = next_state = state_BC。 when 11 = next_state = state_AC。 when others = next_state = state0。 end case。 when state_B = out_A = 39。039。 out_B = 39。139。 out_C = 39。039。 case trans_value is when 00 = next_state = state_BC。 when 01 = next_state = state_AB。 when 10 = next_state = state0。 when 11 = next_state = state0。 when others = next_state = state0。 end case。 when state_BC = out_A = 39。039。 out_B = 39。139。 out_C = 39。139。 case trans_value is when 00 = next_state = state_C。 when 01 = next_state = state_B。 when 10 = next_state = state_AC。 when 11 = next_state = state_AB。 when others = next_state = state0。 end case。 when state_C = out_A = 39。039。 out_B = 39。039。 out_C = 39。139。 case trans_value is when 00 = next_state = state_AC。 when 01 = next_state = state_BC。 when 10 = next_state = state0。 when 11 = next_state = state0。 when others = next_state = state0。 end case。 when state_AC = out_A = 39。139。 out_B = 39。039。 out_C = 39。139。 case trans_value is when 00 = next_state = state_A。 when 01 = next_state = state_C。 when 10 = next_state = state_AB。 when 11 = next_state = state_BC。 when others = next_state = state0。 end case。 when others = next_state = state0。end case。end process state_b。 process (cp, out_A, out_B, out_C) begin if cp39。 event and cp = 39。139。 then outA =out_A。 outB =out_B。 outC =out_C。 end if。 end process。end rtl_double3and6。 袁節(jié)膅薂羄肅蒃薁蚃芀荿薀螆肅芅蕿袈羋膁蚈羀肁蒀蚇蝕襖莆蚇螂肀莂蚆羅袂羋蚅蚄膈膄蚄螇羈蒂蚃衿膆莈螞羈罿芄螁蟻膄膀螁螃羇葿螀裊膃蒅蝿肈羆莁螈螇芁芇莄袀肄膃莄羂艿蒂莃螞肂莈蒂螄羋芄蒁袆肀膀蒀罿袃薈葿螈聿蒄葿袁羈莀蒈羃膇芆蕆蚃羀膂蒆螅膅蒁薅袇羈莇薄罿膄芃薃蠆羆艿薃袁節(jié)膅薂羄肅蒃薁蚃芀荿薀螆肅芅蕿袈羋膁蚈羀肁蒀蚇蝕襖莆蚇螂肀莂蚆羅袂羋蚅蚄膈膄蚄螇羈蒂蚃衿膆莈螞羈罿芄螁蟻膄膀螁螃羇葿螀裊膃蒅蝿肈羆莁螈螇芁芇莄袀肄膃莄羂艿