dds信號(hào)發(fā)生器電路設(shè)計(jì)方案-資料下載頁(yè)
2025-05-05 23:01本頁(yè)面
【正文】 WHEN OTHERS = num1 = 1111111。 END CASE。 CASE (dec REM 10000) / 1000 IS WHEN 0 = num4 = 1000000。 WHEN 1 = num4 = 1111001。 WHEN 2 = num4 = 0100100。 WHEN 3 = num4 = 0110000。 WHEN 4 = num4 = 0011001。 WHEN 5 = num4 = 0010010。 WHEN 6 = num4 = 0000010。 WHEN 7 = num4 = 1111000。 WHEN 8 = num4 = 0000000。 WHEN 9 = num4 = 0010000。 WHEN OTHERS = num1 = 1111111。 END CASE。 CASE dec/10000 IS WHEN 0 = num5 = 1000000。 WHEN 1 = num5 = 1111001。 WHEN 2 = num5 = 0100100。 WHEN 3 = num5 = 0110000。 WHEN 4 = num5 = 0011001。 WHEN 5 = num5 = 0010010。 WHEN 6 = num5 = 0000010。 WHEN 7 = num5 = 1111000。 WHEN 8 = num5 = 0000000。 WHEN 9 = num5 = 0010000。 WHEN OTHERS = num1 = 1111111。 END CASE。 END IF。 END PROCESS。END ARCHITECTURE。波形存儲(chǔ)模塊 提取高8位LIBRARY IEEE。USE 。USE 。USE 。ENTITY zhuanhuan IS PORT (zh_in:IN STD_LOGIC_VECTOR (19 DOWNTO 0)。 zh_out:OUT STD_LOGIC_VECTOR (7 DOWNTO 0))。END ENTITY。ARCHITECTURE func OF zhuanhuan IS BEGIN PROCESS(zh_in) BEGIN zh_out(7) = zh_in(19)。 zh_out(6) = zh_in(18)。 zh_out(5) = zh_in(17)。 zh_out(4) = zh_in(16)。 zh_out(3) = zh_in(15)。 zh_out(2) = zh_in(14)。 zh_out(1) = zh_in(13)。 zh_out(0) = zh_in(12)。 END PROCESS。END ARCHITECTURE。 方波生成LIBRARY IEEE。USE 。USE 。USE 。ENTITY fangbo IS PORT (fb_in:STD_LOGIC。 fbclk:IN STD_LOGIC。 fb_out:OUT STD_LOGIC_VECTOR (7 DOWNTO 0))。END ENTITY。ARCHITECTURE func OF fangbo IS BEGIN PROCESS(fb_in,fbclk) BEGIN IF fbclk39。EVENT AND fbclk = 39。139。 THEN FOR i IN 0 TO 7 LOOP fb_out(i) = fb_in。 END LOOP。 END IF。 END PROCESS。END ARCHITECTURE。 四路選通LIBRARY IEEE。USE 。USE 。USE 。ENTITY xuanze IS PORT ( xzmaichong:IN STD_LOGIC。 input1:IN STD_LOGIC_VECTOR (7 DOWNTO 0)。 input2:IN STD_LOGIC_VECTOR (7 DOWNTO 0)。 input3:IN STD_LOGIC_VECTOR (7 DOWNTO 0)。 input4:IN STD_LOGIC_VECTOR (7 DOWNTO 0)。 output:OUT STD_LOGIC_VECTOR (7 DOWNTO 0))。END ENTITY。ARCHITECTURE func OF xuanze IS SIGNAL count:INTEGER RANGE 0 TO 3。 BEGIN PROCESS(xzmaichong) BEGIN IF xzmaichong39。EVENT AND xzmaichong = 39。139。 THEN count = count + 1。 END IF。 IF count = 0 THEN output = input1。 ELSIF count = 1 THEN output = input2。 ELSIF count = 2 THEN output = input3。 ELSE output = input4。 END IF。 END PROCESS。END ARCHITECTURE。 ——Higashi Q83831295Higashi Q83831295 41
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1