vlsi系統(tǒng)設(shè)計(jì)ppt課件(2)-資料下載頁
2025-05-05 18:31本頁面
【正文】 平板電容（ Area Capacitance） ? 邊緣電容（ Fringe Capacitance） ? 環(huán)行振蕩器（ RING OSCILLATOR）： ? 頻率（ Frequency） PCM部分測試參量 VLSI系統(tǒng)設(shè)計(jì) 2 東南大學(xué)電子科學(xué)與工程學(xué)院 （ 36） 測試圖形及參數(shù)測量 .5 示例 1： 接觸電阻測量 金屬 /多晶硅接觸電阻 的 Kelvin測試結(jié)構(gòu) 測量步驟： ? 3點(diǎn)上注入電流，測量 4點(diǎn)間的電壓 ? 1點(diǎn)上注入電流，測量 4點(diǎn)間的電壓 ? 計(jì)算： 2/)(314213241IVIVR ??? 4點(diǎn)上注入電流，測量 3點(diǎn)間的電壓 ? 2點(diǎn)上注入電流，測量 3點(diǎn)間的電壓 ? 計(jì)算： 2/)(423124132 IVIVR ??接觸電阻 =（ R1+R2） /2 VLSI系統(tǒng)設(shè)計(jì) 2 東南大學(xué)電子科學(xué)與工程學(xué)院 （ 37） 測試圖形及參數(shù)測量 .5 示例 1： 接觸電阻測量 VLSI系統(tǒng)設(shè)計(jì) 2 東南大學(xué)電子科學(xué)與工程學(xué)院 （ 38） 測試圖形及參數(shù)測量 .5 示例 2： 薄層電阻測量 基于范德堡 （ Van der Pauw） 原理 。 測量過程： ? 在相鄰的兩個臂間注入電流 IF（如 AB） ； ? 測量另兩臂間電壓（如 CD，得 VCD）； ? 旋轉(zhuǎn) 90度，再注入電流 IF（ BC） ； ? 再測量電壓（ AD，得 VAD）。 薄層電阻 ? ?FADCDs I VVR 22lnπ ???希臘十字結(jié)構(gòu) VLSI系統(tǒng)設(shè)計(jì) 2 東南大學(xué)電子科學(xué)與工程學(xué)院 （ 39） 測試圖形及參數(shù)測量 .5 示例 2： 薄層電阻測量及線寬測試 VLSI系統(tǒng)設(shè)計(jì) 2 東南大學(xué)電子科學(xué)與工程學(xué)院 （ 40） 測試圖形及參數(shù)測量 .5 示例 3： 閾值電壓測量（以及襯偏系數(shù)） 外推閾值電壓測量 通常采用外推閾值電壓測量方法。 測量方法： 在小的固定源漏電壓下，測量漏電流 ID隨 VGS的變化。 在較線性的部分做直線擬合，外推到與 VGS坐標(biāo)軸相交處。 在測量時，襯底與器件源極間的反偏電壓分別取不同的值以反映襯底偏置效應(yīng)對閾值電壓的影響，至少應(yīng)取 |VBS|=0V、VDD/2和 VDD三個點(diǎn)進(jìn)行測量。 ? ?FBSFTT VVV ??? 220 ????由 VBS的三個值，根據(jù) 可計(jì)算得到 γVLSI系統(tǒng)設(shè)計(jì) 2 東南大學(xué)電子科學(xué)與工程學(xué)院 （ 41） 測試圖形及參數(shù)測量 .5 示例 4： 本征導(dǎo)電因子測量 外推閾值電壓測量 由外推閾值電壓測量曲線獲得。 由薩方程 可知：外推直線斜率 可得本征導(dǎo)電因子。 ])(2[ DSTNGSNDS VVVKI ??DSN VLWKS ???????? 2VLSI系統(tǒng)設(shè)計(jì) 2 東南大學(xué)電子科學(xué)與工程學(xué)院 （ 42） 測試圖形及參數(shù)測量 .5 示例 5： 環(huán)行振蕩器測量 由基數(shù)個門電路環(huán)接而成 環(huán)行振蕩器的測量結(jié)果真實(shí)地反映了工藝質(zhì)量，它也可以作為一個檢驗(yàn)基于 SPICE模型的模擬是否精確的工具。 VLSI系統(tǒng)設(shè)計(jì) 2 東南大學(xué)電子科學(xué)與工程學(xué)院 （ 43） 測試圖形及參數(shù)測量 .5 示例 5： 環(huán)行振蕩器測量 由基數(shù)個門電路環(huán)接而成 VLSI系統(tǒng)設(shè)計(jì) 2 東南大學(xué)電子科學(xué)與工程學(xué)院 （ 44） 測試圖形及參數(shù)測量 .5 示例 6： CD（ Critical Dimension）測試 VLSI系統(tǒng)設(shè)計(jì) 2 東南大學(xué)電子科學(xué)與工程學(xué)院 （ 45） 測試圖形及參數(shù)測量 .5 示例 6： CD（ Critical Dimension）測試 VLSI系統(tǒng)設(shè)計(jì) 2 東南大學(xué)電子科學(xué)與工程學(xué)院 （ 46） 測試圖形及參數(shù)測量 .5 示例 7：臺階覆蓋 VLSI系統(tǒng)設(shè)計(jì) 2 東南大學(xué)電子科學(xué)與工程學(xué)院 （ 47） 測試圖形及參數(shù)測量 .5 示例 7：臺階覆蓋 VLSI系統(tǒng)設(shè)計(jì) 2 東南大學(xué)電子科學(xué)與工程學(xué)院 （ 48） 本章闡述設(shè)計(jì)與工藝接口： .5 ?工藝對設(shè)計(jì)的制約 ?工藝抽象 — 幾何設(shè)計(jì)規(guī)則 ?工藝抽象 — 電學(xué)規(guī)則、器件模型 ?工藝監(jiān)控與參數(shù)提取 — PCM 電路、版圖設(shè)計(jì) 標(biāo)準(zhǔn)化工藝 電學(xué)、幾何設(shè)計(jì)規(guī)則 （設(shè)計(jì)文件、規(guī)范） PCM，工藝檢查 工藝確認(rèn)
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1