vlsi系統設計ppt課件(2)-資料下載頁
2025-05-05 18:31本頁面
【正文】 平板電容（ Area Capacitance） ? 邊緣電容（ Fringe Capacitance） ? 環(huán)行振蕩器（ RING OSCILLATOR）： ? 頻率（ Frequency） PCM部分測試參量 VLSI系統設計 2 東南大學電子科學與工程學院 （ 36） 測試圖形及參數測量 .5 示例 1： 接觸電阻測量 金屬 /多晶硅接觸電阻 的 Kelvin測試結構 測量步驟： ? 3點上注入電流，測量 4點間的電壓 ? 1點上注入電流，測量 4點間的電壓 ? 計算： 2/)(314213241IVIVR ??? 4點上注入電流，測量 3點間的電壓 ? 2點上注入電流，測量 3點間的電壓 ? 計算： 2/)(423124132 IVIVR ??接觸電阻 =（ R1+R2） /2 VLSI系統設計 2 東南大學電子科學與工程學院 （ 37） 測試圖形及參數測量 .5 示例 1： 接觸電阻測量 VLSI系統設計 2 東南大學電子科學與工程學院 （ 38） 測試圖形及參數測量 .5 示例 2： 薄層電阻測量 基于范德堡 （ Van der Pauw） 原理 。 測量過程： ? 在相鄰的兩個臂間注入電流 IF（如 AB） ； ? 測量另兩臂間電壓（如 CD，得 VCD）； ? 旋轉 90度，再注入電流 IF（ BC） ； ? 再測量電壓（ AD，得 VAD）。 薄層電阻 ? ?FADCDs I VVR 22lnπ ???希臘十字結構 VLSI系統設計 2 東南大學電子科學與工程學院 （ 39） 測試圖形及參數測量 .5 示例 2： 薄層電阻測量及線寬測試 VLSI系統設計 2 東南大學電子科學與工程學院 （ 40） 測試圖形及參數測量 .5 示例 3： 閾值電壓測量（以及襯偏系數） 外推閾值電壓測量 通常采用外推閾值電壓測量方法。 測量方法： 在小的固定源漏電壓下，測量漏電流 ID隨 VGS的變化。 在較線性的部分做直線擬合，外推到與 VGS坐標軸相交處。 在測量時，襯底與器件源極間的反偏電壓分別取不同的值以反映襯底偏置效應對閾值電壓的影響，至少應取 |VBS|=0V、VDD/2和 VDD三個點進行測量。 ? ?FBSFTT VVV ??? 220 ????由 VBS的三個值，根據 可計算得到 γVLSI系統設計 2 東南大學電子科學與工程學院 （ 41） 測試圖形及參數測量 .5 示例 4： 本征導電因子測量 外推閾值電壓測量 由外推閾值電壓測量曲線獲得。 由薩方程 可知：外推直線斜率 可得本征導電因子。 ])(2[ DSTNGSNDS VVVKI ??DSN VLWKS ???????? 2VLSI系統設計 2 東南大學電子科學與工程學院 （ 42） 測試圖形及參數測量 .5 示例 5： 環(huán)行振蕩器測量 由基數個門電路環(huán)接而成 環(huán)行振蕩器的測量結果真實地反映了工藝質量，它也可以作為一個檢驗基于 SPICE模型的模擬是否精確的工具。 VLSI系統設計 2 東南大學電子科學與工程學院 （ 43） 測試圖形及參數測量 .5 示例 5： 環(huán)行振蕩器測量 由基數個門電路環(huán)接而成 VLSI系統設計 2 東南大學電子科學與工程學院 （ 44） 測試圖形及參數測量 .5 示例 6： CD（ Critical Dimension）測試 VLSI系統設計 2 東南大學電子科學與工程學院 （ 45） 測試圖形及參數測量 .5 示例 6： CD（ Critical Dimension）測試 VLSI系統設計 2 東南大學電子科學與工程學院 （ 46） 測試圖形及參數測量 .5 示例 7：臺階覆蓋 VLSI系統設計 2 東南大學電子科學與工程學院 （ 47） 測試圖形及參數測量 .5 示例 7：臺階覆蓋 VLSI系統設計 2 東南大學電子科學與工程學院 （ 48） 本章闡述設計與工藝接口： .5 ?工藝對設計的制約 ?工藝抽象 — 幾何設計規(guī)則 ?工藝抽象 — 電學規(guī)則、器件模型 ?工藝監(jiān)控與參數提取 — PCM 電路、版圖設計 標準化工藝 電學、幾何設計規(guī)則 （設計文件、規(guī)范） PCM，工藝檢查 工藝確認
教學課件相關推薦
鄂ICP備17016276號-1