概論spice軟ppt課件-資料下載頁
2025-05-04 02:54本頁面
【正文】 University 布局：決定模塊中單元的位置 布線：單元與模塊之間連線 版圖輸入工具： Cadence的 Virtuoso 布局、布線工具： Cadence的 Design Framework、 Silicon Ensemble ，Envisia Place amp。 Route DSM是常用的基于 UNIX工作站的全定制設計的布局布線軟件 Cadence SOC_Encounter EDA工具 —— 版圖繪制和自動布局布線 2022 School of Microelectronics Xidian University 物理驗證： DRC（ Design Rule Check ）：確保版圖滿足特定工藝的設計規(guī)則 ERC（ Electrical Rule Check ）：檢查 power， ground的 short， floating device， floating 等制定的電氣特性 LVS（ Layout vs. Schematic）：將 layout與 schematic最比較，檢查電路的連接， MOS的 length和 width值是否匹配 寄生參數(shù)提取 LPE（ Layout Parameter Extraction ）：確定互連的電阻和電容 ASIC設計中最有名、功能最強大的是 Cadence的 Dracula， Assura，可以一次完成版圖從 DRC、 LVS到 LPE的工序； Diva作為其相對較弱的軟件多提供給教學用途； AVANTI的 StarRC也是用于物理驗證的強力工具，而 Hercules則是其 LVS的排頭兵。 EDA工具 —— 物理驗證和版圖參數(shù)提取 2022 School of Microelectronics Xidian University SMICCadence數(shù)字電路設計參考流程 2022 School of Microelectronics Xidian University SMICSynopsys數(shù)字電路設計參考流程 2022 School of Microelectronics Xidian University SMICCadence模擬混合信號電路設計參考流程 2022 School of Microelectronics Xidian University OrCAD軟件包的組成 2022 School of Microelectronics Xidian University Tanner軟件包簡介 在自動布線的功能上 ， Tanner工具與 Cadence工具的差距很大 。 但是 ， Cadence的自動布線工具是選購項 ， 最高級的自動布線器的價格高達百萬美金 。 老版本 Tanner工具 新版本 Tanner工具 Cadence工具 版圖設計工具 LEdit LEdit Virtuoso 電路圖設計工具 無（借用 OrCAD） SEdit Composer SPICE模擬工具 無 TSpice，與 HSpice功能接近 Spectre 波形觀察工具 無 WEdit Waveform DRC ERC LVS 只有 DRC和 LVS 有 Diva 由于早期 PC的計算能力與工作站無法比較 ， 加上 98年以前的 Tanner集成電路設計工具缺少電路圖設計和電路 Spice模擬工具 ， 人們習慣地把這套軟件看成一個檔次較低的產(chǎn)品 。 實際上 ， 與工作在工作站 UNIX平臺上的 Cadence相比 ， Tanner新版本并不遜色 ， 可以完成任何復雜度的IC設計 ， 且價格便宜得多 。
教學課件相關推薦
鄂ICP備17016276號-1