【導(dǎo)讀】電力系統(tǒng)的電路功能是實現(xiàn)電能的傳輸、分配和轉(zhuǎn)換；電子技術(shù)的電路功能是實現(xiàn)電信號的產(chǎn)生、處理與傳遞。由理想元件構(gòu)成的、與實體電路相對應(yīng)的電路稱為電路模型。來說，某時刻電路中電量的真實方向并不能直接判斷出，因此在求解電路列寫方程式時，各電量前面的正、負號無法確定。負取值才有意義。電量的實際方向是按照傳統(tǒng)規(guī)定的。客觀存在，參考方向則是為了求解電路方程而任意假設(shè)的。的功率等于負載上吸收的總功率，符合功率平衡。電容元件的儲能過程是它充電建立極間電場的過程，由?？芍?，電容元件的儲能只取決于加在電容元件兩端的電壓和電容量C，與。通過電容的電流無關(guān)，所以電容元件中通過的電流為零時，其儲能不一定等于零。是二次函數(shù)，不具有線性關(guān)系，因此不能用疊加定理進行分析和計算。

　　

【正文】 保持互非狀態(tài)的兩個輸出端子，互非情況被破壞的現(xiàn)象。 RS 觸發(fā)器 具有 “置 0、置 保持”三種功能，還分別存在一種禁止態(tài)； JK 觸發(fā)器 具有 “置 0、置 保持和翻轉(zhuǎn)”四種功能； D 觸發(fā)器 具有 “置 0 和 置 ” 兩種 功能；T 觸發(fā)器的功能是“保持和翻轉(zhuǎn)”兩種功能； Tˊ 觸發(fā)器的只有“翻轉(zhuǎn)”一種功能。 JK 觸發(fā)器的狀態(tài)方程為： nnn QKQJQ ???1 ，真值表和狀態(tài)圖略。 D 觸發(fā)器的狀態(tài)方程為： nn DQ ??1 ，真值表和狀態(tài)圖略。 邏輯圖輸入端子 有圓圈的表示低電平觸發(fā)，輸出端子有圓圈的表示“非”；不帶三角符號的表示電位觸發(fā)方式，帶三角符號的表示邊沿觸發(fā)方式；帶三角符號及圓圈的表示下降沿觸發(fā)，有三角符號不帶圓圈的表示上升沿觸發(fā)。 第 225 頁檢驗題解答： 若 時序邏輯 電路中各位觸發(fā)器共用一個時鐘脈沖 CP 觸發(fā)，為同步時序邏輯電路；若各位觸發(fā)器的 CP 脈沖端子不同，就 是 異步時序邏輯電路 。 時序邏輯電路除 CP 端子外還有 其它 輸入信號時，為米萊型時序邏輯電路， 若時序邏輯 電路 除了觸發(fā)器 沒有其它 單元時 ， 稱 為莫爾型時序邏輯電路。 時序邏輯電路中某計數(shù)器 開機時出現(xiàn) 的無 效狀態(tài)碼，不用人工或其它設(shè)備的干預(yù)，這些無效碼 能夠很快自行進入有效循環(huán)體， 稱為計數(shù)器的“自啟動”能力 。 CPA 7 4 L S 9 0 QD QA CND QB QC CPB RO1 VCC S91 S92 ＋ 5V CPA 7 4 L S 9 0 QD QA CND QB QC CPB RO1 RO2 VCC S91 S92 ＋ 5V CP RO1 1 7 4 L S 1 6 1 Q 3 Q 2 Q 1 Q 0 D 0 D 1 D 2 D 3 CO LD C R CT T CT P CP CP 7 4 L S 1 6 1 Q 3 Q 2 Q 1 Q 0 D 0 D 1 D 2 D 3 CO LD C R CT T CT P CP 1 1 amp。 60 進制計數(shù)器 22 時序邏輯電路的一般分析步驟通常為：①確定時序邏輯電路的類型。②根據(jù)已知時序邏輯電路，分別寫出相應(yīng)的驅(qū)動方程、次態(tài)方程、輸出方程，當(dāng)所分析電路屬于異步時序邏輯電路，還需要寫出各位觸發(fā)器的時鐘方程。③根據(jù)次態(tài)方程、時鐘方程或輸出方程，填寫狀態(tài)轉(zhuǎn)換真值表或狀態(tài)轉(zhuǎn)換圖。 ④ 根據(jù)分析結(jié)果和轉(zhuǎn)換真值表，得出時序邏輯電路的邏輯功能。 第 230 頁檢驗題解答： 用 JK 觸發(fā)器構(gòu) 成單向 移位寄存器 ，主要是保持 JK 兩個端子互非狀態(tài)，其余部分類同 D 觸發(fā)器 。 環(huán)形計數(shù)器的初態(tài)設(shè)置 必須使 輸出 Q3Q2Q1Q0 端初始 狀態(tài) 不能全為“ 1”或“ 0”，這樣電路才能實現(xiàn)計數(shù) 。 環(huán)形計數(shù)器的進制數(shù) N 與移位寄存器內(nèi)的觸發(fā)器個數(shù) 相等 。 相同位數(shù)的觸發(fā)器 n，移位寄存器構(gòu)成的環(huán)形計數(shù)器有效循環(huán)數(shù)等于 n，構(gòu)成的扭環(huán)形計數(shù)器的有效循環(huán)數(shù)等于 2n。 數(shù)碼寄存器只能并行送入數(shù)據(jù)，需要時也只能并行輸出。移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次右移或左移，數(shù)據(jù)既可以并行輸入、并行輸出，也可以串行輸入、串行 輸出，還可以并行輸入、串行輸出，串行輸入、并行輸出，使用十分靈活，用途也很廣。 并行輸入指從各位觸發(fā)器的輸入端同時送數(shù)；串行輸入只對第 1 位觸發(fā)器送數(shù)，然后依次移動傳輸這個數(shù)；并行輸出指從各位觸發(fā)器輸出端同時讀數(shù)；串行輸出指由最末位觸發(fā)器依次輸出數(shù)據(jù)。 第 234 頁檢驗題解答： 555 定時器電路有 TTL 集成定時器和 CMOS 集成定時電路，其功能完全一樣，不同之處是前者的驅(qū)動力大于后者。電路主要由分壓器、比較器， RS 觸發(fā)器、 MOS 開關(guān)管和輸出緩沖器等幾個部分組成。 其中電 阻分壓器由三個 5KΩ 的電阻串聯(lián)起來構(gòu)成 分壓器， 555 定時器也因此而得名。電壓比較器 C1 和 C2 是兩個結(jié)構(gòu)完全相同的高精度電壓比較器。 C1 的反相輸入端接基準電壓，同相端 TH 稱為高觸發(fā)端。比較器 C2 的同相輸入端 U＋ 接基準電壓，反相輸入端 U－ 為低觸發(fā)端 TR ?；?RS 觸發(fā)器由兩個或非門組成，R 和 S 兩個輸入端子均為高電平有效。放電開關(guān)管 T 是一個Ｎ溝道的 CMOS 管，其狀態(tài)受 Q 端的控制，當(dāng) Q 為“ 0”時柵極電壓為低電平， T 截止； Q 為 1 時柵極電壓為高電平，T 導(dǎo)通飽和。當(dāng)放電管漏極 D（管腳 7）經(jīng)一電阻 R 接電源 UDD 時，則放電管的輸出同集1 1 由 JK 觸發(fā)器構(gòu)成的四位單向右移移位寄存器 CP DIR Q3 Q0 J K C1 FF1 J K C1 FF1 J K C1 FF1 J K C1 FF1 Q1 Q2 1 1 23 成定時器 CC7555 的輸出邏輯狀態(tài)相同。兩級反相器構(gòu)成了 555 定時電路的輸出緩沖器，用來提高輸出電流以增強定時器的帶負載能力。同時輸出緩沖器還可隔離負載對定時器的影響。 由 555 定時器構(gòu)成的施密特觸發(fā)器可以把緩慢變化的輸入波形變換成邊沿陡峭的矩形波輸出，主要用于波形變換和整形。其電路特點是：能夠把變化非常緩慢的輸入脈沖波形，整形成適合于數(shù)字電路需要的矩形脈沖，而且電路傳 輸過程中具有回差特性。 555 定時器中的兩個電壓比較器工作在開環(huán)狀態(tài)下。 第 11 章節(jié)后檢驗題解析 第 244 頁檢驗題解答： 半導(dǎo)體存儲器 的主要 類 型有 外存 和 內(nèi)存 。按其存儲信息的功能又可分為隨機存取存儲器 RAM 和只讀存儲器 ROM 兩大類。 隨機存儲器又稱為讀寫存儲器，它在計算機基本讀、寫周期內(nèi)可完成讀或?qū)憯?shù)據(jù)的操作。隨機存儲器可以 “ 隨時 ” 進行讀、寫操作。 但 RAM 必須保持供電， 否則其保存的信息將消失。 內(nèi)存的大小反映了實際裝機 存儲器的 容量 ，內(nèi)存的最大容量是由系統(tǒng)地址總線決定的 。 按工作方式的不同 ， RAM 的 存儲單元可分為靜態(tài)和動態(tài)兩類， 靜態(tài) RAM 的特點是在不斷電的情況下，信息可以長時間保存。 動態(tài)存儲器的特點是 存儲的信息不能長時間保留，需要不斷地刷新。 RAM 位擴展的方法是 將幾片 RAM 的地址輸入端、讀 /寫控制端都對應(yīng)地并聯(lián)在一起，各位芯片的 I/O 端串聯(lián)構(gòu)成輸出，位數(shù)即得到擴展，擴展后的總位數(shù)等于并聯(lián)幾片RAM 位數(shù)之和。 RAM 的字擴展 方法是把 N 個地址線并聯(lián)連接， R/W 控制線并聯(lián)連接，片選信號分別接地址的高位或用譯碼器經(jīng)過譯碼輸出，分別接各位芯片的 CS 端。 第 252 頁檢驗題解答： 所謂可編程，就是 根據(jù)用戶需要， 使用 專用的編程器現(xiàn)場 寫入信息， ROM 的編程方式有固定 ROM、 一次性可編程的 PROM、 光可擦除可編程的 EPROM 和 電 可擦除可改寫的 E2PROM 等。 可編程邏輯器件 PLD 根據(jù)陣列和輸出結(jié)構(gòu)的不同可分為 PLA、 PAL 和 GAL 等。其中 可編程邏輯陣列 PLA 有一個 “ 與 ” 陣列 構(gòu)成的 地址譯碼器 ， 是一個非完全譯碼器 ，PLA中的與陣列和或陣列都可編程。 可編程陣列邏輯 PAL 的 存儲單元體 或陣列 不可編程，地址譯碼器 與陣列 是用戶可編程的。 PAL 運行速度較高， 開發(fā)系統(tǒng)完善 。 GAL 器件是從PAL 發(fā) 展 過來的， 可以借助編程器 進行現(xiàn)場編程 。 GAL 的特點是： 與陣列 可編程，或陣列固定。 24 典型可編程邏輯器件 ROM 中 的 地址譯碼器 是一個 與陣 列 ， 不可編 程 ； 存儲 編碼陣列是或 陣 列 ，可 編 程 。 可擦除可編程的 EPROM 的 存儲單元是在 MOS 管中置入浮置柵的方法實現(xiàn)的。 PAL 器件通過對與邏輯陣列編程可以獲得不同形式的組合邏輯函數(shù)。 為實現(xiàn)時序邏輯電路的功能 ，有些型號的 PAL 器件中， 除了設(shè)置有基本的與 — 或形式輸出結(jié)構(gòu)外，又設(shè)計制造了在或門和三態(tài)門之間加入 D 觸發(fā)器，并且將 D 觸發(fā)器的輸出反饋回與陣列的 PAL 結(jié)構(gòu)，從而使 PAL 的功能大大增加。 第 12 章節(jié)后檢驗題解析 第 261 頁檢驗題解答： DAC 的轉(zhuǎn)換特性，就是指輸出模擬量和輸入數(shù)字量之間的轉(zhuǎn)換關(guān)系：對于有權(quán)碼，先將每位代碼按其權(quán)的大小轉(zhuǎn)換成相應(yīng)的模擬量，然后相加，即可得到與數(shù)字量成正比的總模擬量，即輸出模擬量與輸入數(shù)字量成正比。當(dāng)輸入為 n 位二進制代碼 dn dn??d d0 時，輸出對應(yīng)的模擬電壓（或電流）為： )2222)(()( 0011221100 ????????? ???? ddddkkiu nnnniu ?或或 由12 1n ??FSRLSBUU可得， 該 DAC 電路的輸入二進制數(shù)字量的位數(shù)應(yīng)是： n=3 DAC 電路的 絕對精 度指輸入端加給定數(shù)字量時，輸出實際值與理論值之差。一般絕對精度應(yīng)低于 uLSB/2。在滿刻度范圍內(nèi)，偏離理想轉(zhuǎn)換特性的最大值稱為非線性誤差。它與滿刻度之比稱為非線性度，常用百分比來表示。在輸入變化后，輸出值穩(wěn)定到距最終輸出量 177。 uLSB所需的時間，反映了 DAC 電路轉(zhuǎn)換的速度。 DAC0832 由一個數(shù)據(jù)寄存器、 DAC 寄存器和數(shù)模轉(zhuǎn)換器三個部分組成。 DAC0832采用 了 CMOS 工藝制成的雙列直插式單片 8 位數(shù)模轉(zhuǎn)換器，是八位的電流輸出型數(shù)模轉(zhuǎn)換器。 R2R 倒 T 形電阻網(wǎng)絡(luò) 的每個支路等效電阻均為 2R。從基準電壓 源 UR中流出的電流每經(jīng)過一個節(jié)點，就產(chǎn)生 1/2 的電流流入電子開關(guān)，所以流入各電子開關(guān)的電流比例關(guān)系和二進制數(shù)各位的權(quán)相對應(yīng)，流入運算放大器的電流和輸入數(shù)碼的值呈線性關(guān)系，從而實現(xiàn)了數(shù) /模的轉(zhuǎn)換。另外，無論輸入數(shù)字信號是 0 還是 1，電子開關(guān)的右邊均為 0電位，所以電路在工作的過程中，流過電阻網(wǎng)絡(luò)的電流大小始終不變。 由于流過各支路的電流恒定不變，故在開關(guān)狀態(tài)變化時，不需電流建立時間， 而且在這種 DAC 轉(zhuǎn)換器中又采用了高速電子開關(guān)， 所以轉(zhuǎn)換速度很高。 第 267 頁檢驗題解答： 采樣信號的頻率必須至少為原信號中最高頻率 成分 fimax的 2 倍。這是采樣 電路 的 25 基本法則，稱為采樣定理。 采樣保持電路的作用就為 為了保證采樣后的 模擬 信號 ui′ (t)能 夠基本上 真實地保留原始模擬信號 ui(t)的信息 。 ADC 的量化分別采用了 舍尾取整和四舍五入 兩種方 法。 舍尾取整量化方式的量化當(dāng)量 δ 按 LSB1U?? 選??； 四舍五入量化方式的 量化當(dāng)量 δ 按122 1n imax?? ?U?選取。 量化誤差用 ε 表示。量化誤差屬原理誤差，無法消除。 但是， 各離散電平之間的差值越小，量化誤差 就 越小。采用 舍尾取整 法的 最大 量化 誤 差 按 LS Bmax 1ε U??? 選取，四舍五入法 的量化 誤差 按 ?21εmax ?選取 。 顯然四舍五入法 量化誤差比 舍尾取整法量化誤差 小，故為多數(shù) ADC 所采用。 26 以下是附加文檔，不需要 的朋友下載后刪除，謝謝 頂崗實習(xí)總結(jié)專題 13 篇 第一篇 :頂崗實習(xí)總結(jié) 為了進一步鞏固理論知識，將理論與實踐有機地結(jié)合起來，按照學(xué)校的計劃要求，本人進行了為期個月的頂崗實習(xí)。這個月里的時間里，經(jīng)過我個人的實踐和努力學(xué)習(xí)，在同事們的指導(dǎo)和幫助下，對村的概況和村委會有了一定的了解，對村村委會的日常 工作及內(nèi)部制度有了初步的認識，同時，在與其他工作人員交談過程中學(xué)到了許多難能可貴經(jīng)驗和知識。通過這次實踐，使我對村委會實務(wù)有所了解，也為我今后的順利工作打下了良好的基礎(chǔ)。 一、實習(xí)工作情況 村是一個（此處可添加一些你實習(xí)的那個村和村委會的介紹）我到村村委會后，先了解了村的發(fā)展史以及村委會各個機構(gòu)的設(shè)置情況，村委會的規(guī)模、人員數(shù)量等，做一些力所能及的工作，幫忙清理衛(wèi)生，做一些后勤工作；再了解村的文化歷史，認識了一些同事，村委會給我安排了一個特定的指導(dǎo)人；然后在村委會學(xué)習(xí)了解其他人員工作情況，實習(xí)期間我努力將自 己在學(xué)校所學(xué)的理論知識向?qū)嵺`方面 27 轉(zhuǎn)化，盡量做到理論與實踐相結(jié)合。在實習(xí)期間我遵守了工作紀律，不遲到、不早退，認真完成領(lǐng)導(dǎo)交辦的工作。 我在村委會主要是負責(zé)管理日常信件的工作，這個工作看似輕松，卻是責(zé)任重大，來不得辦點馬虎。一封信件沒有及時收發(fā)，很有可能造成工作的失誤、嚴重的甚至?xí)斐删薮蟮慕?jīng)濟損失。很感謝村委會對我這個實習(xí)生的信任，委派了如此重要的工作給我。在實習(xí)過程中，在信件收發(fā)管理上，我一直親力親為，片刻都不敢馬虎。 為了做好信件的管理工作，我請教村委會的老同事、上網(wǎng)查閱相關(guān)資料，整理出了一套信函管理的 具體方法。每次郵遞員送來的信件，我都要親自檢查有無開封、損壞的函件，如果發(fā)現(xiàn)有損壞的函件，我馬