【正文】 Bi Ci1 Si C Ci 設(shè)： 寄存器 A中的被加數(shù) U= un un1 ? ? ? u2 u1 寄存器 B中的加數(shù) V= vn vn1 ? ? ? v2 v1 工作過(guò)程： 置進(jìn)位觸發(fā)器 C的初始狀態(tài) C0為 0；當(dāng)?shù)谝粋€(gè)時(shí)鐘信號(hào) T1作用時(shí)，全加器完成最低位 u1和 v1相加，并將和數(shù)S1送入寄存器的最高位 A，寄存器 A和 B同時(shí)右移一位； 例 串行加法器的邏輯框圖如下所示，使用寄存器傳送語(yǔ)言描述圖示的串行加法器的工作。 串行加法器的邏輯框圖 當(dāng)寄存器 A和 B右移一位后，送到全加器的是被加數(shù) A和加數(shù) B的新的最低位 u2和 v2 ，若此次運(yùn)算有進(jìn)位 C1發(fā)生，則進(jìn)位觸發(fā)器 C置為 1。 當(dāng)?shù)诙€(gè)時(shí)鐘信號(hào) T2作用時(shí)，全加器完成 u v2和進(jìn)位 C1相加，和數(shù) S2送入寄存器的最高位 A，寄存器 A和 B又同時(shí)右移一位，并將新的進(jìn)位 C2送入觸發(fā)器 C。 An ? ? ? A1 u Bn ? ? ? B1 v 0 全加器 Ai Bi Ci1 Si C Ci 例 串行加法器的邏輯框圖如下所示，使用寄存器傳送語(yǔ)言描述圖示的串行加法器的工作。 串行加法器的邏輯框圖 這樣，通過(guò)寄存器移位、整個(gè)串行相加過(guò)程，使全加器依次對(duì)被加數(shù)和加數(shù)的每一位 ui 、 vi連同前一位的進(jìn)位 Ci1逐位相加。 用寄存器傳送語(yǔ)言描述整個(gè)串行加法器的工作，微操作序列： An ? ? ? A1 u Bn ? ? ? B1 v 0 全加器 Ai Bi Ci1 Si C Ci 串行加法器的邏輯框圖 T1： An← A1⊕ B1⊕ C0， C← (A1∧ B1 )∨ (A1∧ C0 )∨ (B1∧ C0 ) A ← ShrA， B ← ShrB， Bn ← 0 T2： An← A1⊕ B1⊕ C0， C← (A1∧ B1 )∨ (A1∧ C0 )∨ (B1∧ C0 ) A ← ShrA， B ← ShrB， Bn ← 0 Tn： An← A1⊕ B1⊕ C0， C← (A1∧ B1 )∨ (A1∧ C0 )∨ (B1∧ C0 ) A ← ShrA， B ← ShrB， Bn ← 0 An ? ? ? A1 u Bn ? ? ? B1 v 0 全加器 Ai Bi Ci1 Si C Ci 基本數(shù)字系統(tǒng)設(shè)計(jì)舉例 下面通過(guò)例子介紹信息 處理單元和控制單元的設(shè)計(jì)方法。 例 1. 試設(shè)計(jì)一個(gè)累加器，該累加器能執(zhí)行如下表所列出的一組微操作。 控制變量 微操作 名稱 P1 P2 P3 P4 P5 P6 P7 P8 P9 A←A+B A←0 A←A A←A∧ B A←A∨ B A←A⊕ B A←ShrA A←ShlA A←A+1 If(A=0)then(Z=1) 加 清 0 取反 與 或 異或 右移 左移 加 1 檢測(cè) 0 注： 累加器是信息處理 單元中一個(gè)特殊的寄存 器，它能執(zhí)行多種微操 作功能： 加法微操作 、 逐次累加并暫存累加和 、 并行接收 、 并行輸出 、 暫存 、 移位 這些控制變量是互斥的 累加器的結(jié)構(gòu) 累加器由 寄存器 A和 組合邏輯電路 組成，如下框圖： 組合邏輯電路 寄存器 A B數(shù)據(jù)輸入 控制變量 寄存器 A既可作為 加數(shù) 寄存器，又可作為 和數(shù) 寄存器。決定累加器微操作的各個(gè)控制變量是互斥的，在任何給定時(shí)間內(nèi)只有一個(gè)控制變量被選通，產(chǎn)生相應(yīng)的微操作。 累加器的結(jié)構(gòu) 為簡(jiǎn)化累加器的設(shè)計(jì)， 假設(shè)：累加器由 n個(gè)相同的單元組成，每個(gè)單元包含了執(zhí)行各種微操作所需的邏輯電路，只要完成一個(gè)單元的各部分電路設(shè)計(jì)，就可以將它們綜合成累加器的一個(gè) 典型單元 ，然后用若干個(gè)典型單元組成一個(gè)完整的累加器（迭代設(shè)計(jì)） 。 控制變量 組合邏輯電路 A0 B0 數(shù)據(jù)輸入 寄存器A0 邊界輸入 級(jí)聯(lián)輸出 組合邏輯電路 A1 B1 數(shù)據(jù)輸入 寄存器A1 級(jí)聯(lián)輸入 級(jí)聯(lián)輸出 組合邏輯電路 Ai Bi數(shù)據(jù)輸入 寄存器Ai 級(jí)聯(lián)輸入 級(jí)聯(lián)輸出 累加器的一個(gè)典型單元的設(shè)計(jì) 1. “加”微操作 這部分電路的工作用狀態(tài)真值表描述如下 ： 現(xiàn)態(tài) 輸入 次態(tài) 輸出 Ai Bi Ci1 Ain+1 Ci 0 0 0 0 1 1 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 0 1 0 0 0 1 0 1 1 1 假如 寄存器 A采用 JK 觸發(fā)器 ，則列出的激勵(lì)表如下： 全加器 Ai Bi 數(shù)據(jù)輸入 寄存器Ai 控制變量 Ci1 Ci 累加器的一個(gè)典型單元的設(shè)計(jì) 1. “加”微操作 JK 觸發(fā)器 的“加”微操作的 激勵(lì)表 如下： 現(xiàn)態(tài) 輸入 次態(tài) 激勵(lì)變量 輸出 Ai Bi Ci1 Ain+1 Ji Ki Ci 0 0 0 0 1 1 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 0 1 0 d 1 d 1 d 0 d d 0 d 1 d 1 d 0 0 0 0 1 0 1 1 1 用 卡諾圖 化簡(jiǎn)，則如下： 全加器 J Bi 數(shù)據(jù)輸入 寄存器Ai 控制變量 Ci1 Ci K Ji Ki Q Q C CLK 累加器的一個(gè)典型單元的設(shè)計(jì) 1. “加”微操作 JK 觸發(fā)器 的“加”微操作的 激勵(lì)表 如下： 現(xiàn)態(tài) 輸入 次態(tài) 激勵(lì)變量 輸出 Ai Bi Ci1 Ain+1 Ji Ki Ci 0 0 0 0 1 1 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 0 1 0 d 1 d 1 d 0 d d 0 d 1 d 1 d 0 0 0 0 1 0 1 1 1 Ai Bi Ci1 Ji 1 1 d d d d Ai Bi Ci1 Ki d 1 d d d 1 Ai Bi Ci1 Ci 1 1 1 1 全加器 J Bi 數(shù)據(jù)輸入 寄存器Ai 控制變量 Ci1 Ci K Ji Ki Q Q C CLK 累加器的一個(gè)典型單元的設(shè)計(jì) 1. “加”微操作 激勵(lì)函數(shù) Ji 、 Ki 和輸出函數(shù) Ci 的表達(dá)式： Ai Bi Ci1 Ji 1 1 d d d d Ai Bi Ci1 Ki 1 1 d d d 1 Ai Bi Ci1 Ci 1 1 1 1 Ji = Bi Ci1 + Bi Ci1 Ki = Bi Ci1 + Bi Ci1 = Ji Ci = Ai Bi + Ai Ci1 + Bi Ci1 全加器 J Bi 數(shù)據(jù)輸入 寄存器Ai 控制變量 Ci1 Ci K Ji Ki Q Q C CLK 累加器的一個(gè)典型單元的設(shè)計(jì) 1. “加”微操作 激勵(lì)函數(shù) Ji 、 Ki 和輸出函數(shù) Ci 的表達(dá)式： Ji = Bi Ci1 + Bi Ci1 Ki = Bi Ci1 + Bi Ci1 = Ji Ci = Ai Bi + Ai Ci1 + Bi Ci1 由于 “加”微操作 是由控制變量 P1啟動(dòng)的，即僅當(dāng) P1=1時(shí)激勵(lì)函數(shù)才能影響觸發(fā)器的狀態(tài)： Ji = Bi Ci1 P1 + Bi Ci1 P1 Ki = Bi Ci1 P1 + Bi Ci1 P1 = Ji Ci = Ai Bi + Ai Ci1 + Bi Ci1 全加器 J Bi 數(shù)據(jù)輸入 寄存器Ai 控制變量 Ci1 Ci K Ji Ki Q Q C CLK 累加器的一個(gè)典型單元的設(shè)計(jì) 2. “清 0”微操作 組合邏輯 J 寄存器Ai 控制變量 P2 K Ji Ki Q Q C CLK 控制變量 P2使寄存器 A中所有觸發(fā)器全部清 0，即僅當(dāng) P2=1時(shí)激勵(lì)函數(shù)能使JK觸發(fā)器 復(fù)位： Ji = 0 Ki = P2 Q Qn+1 J K 0 0 0 d 0 1 1 d 1 0 d 1 1 1 d 0 * 累加器的一個(gè)典型單元的設(shè)計(jì) 3. “取反”微操作 控制變量 P3使寄存器 A中所有信息取反，即僅當(dāng) P3=1時(shí)激勵(lì)函數(shù)能使 JK觸發(fā)器 變反（計(jì)數(shù)）： Ji = P3 Ki = P3 組合邏輯 J 寄存器Ai 控制變量 P3 K Ji Ki Q Q C CLK 累加器的一個(gè)典型單元的設(shè)計(jì) 4. “與”微操作 控制變量 P4使寄存器 Ai與 Bi實(shí)現(xiàn) 邏輯“與” 運(yùn)算，并將結(jié)果存入觸發(fā)器 Ai ，這部分電路的工作用狀態(tài)真值表描述如下： 組合邏輯 J Bi 數(shù)據(jù)輸入 寄存器Ai 控制變量 P4 K Ji Ki Q Q C CLK 現(xiàn)態(tài) 輸入 次態(tài) Ai Bi Ain+1 0 0 1 1 0 1 0 1 0 0 0 1 寄存器 A采用 JK 觸發(fā)器 ，則列出的激勵(lì)表如下： 累加器的一個(gè)典型單元的設(shè)計(jì) 4. “與”微操作 現(xiàn)態(tài) 輸入 次態(tài) 激勵(lì)函數(shù) Ai Bi Ain+1 Ji Ki 0 0 1 1 0 1 0 1 0 0 0 1 0 d 0 d d 1 d 0 Ai Bi Ji d d Ki 1 d d Ai Bi Ji = 0 Ki = Bi P4 組合邏輯 J Bi 數(shù)據(jù)輸入 寄存器Ai 控制變量 P4 K Ji Ki Q Q C CLK 累加器的一個(gè)典型單元的設(shè)計(jì) 5. “或”微操作 控制變量 P5使寄存器 Ai與 Bi實(shí)現(xiàn) 邏輯“或” 運(yùn)算，并將結(jié)果存入觸發(fā)器 Ai ，這部分電路的工作用狀態(tài)真值表描述如下： 現(xiàn)態(tài) 輸入 次態(tài) Ai Bi Ain+1 0 0 1 1 0 1 0 1 0 1 1 1 寄存器 A采用 JK 觸發(fā)器 ，則列出的激勵(lì)表如下： 組合邏輯 J Bi 數(shù)據(jù)輸入 寄存器Ai 控制變量 P5 K Ji Ki Q Q C CLK 累加器的一個(gè)典型單元的設(shè)計(jì) 5. “或”微操作 現(xiàn)態(tài) 輸入 次態(tài) 激勵(lì)函數(shù) Ai Bi Ain+1 Ji Ki 0 0 1 1 0 1 0 1 0 1 1 1 0 d 1 d d 0 d 0 Ki d d Ai Bi Ji = Bi P5 Ki = 0 Ai Bi Ji d d 1 組合邏輯 J Bi 數(shù)據(jù)輸入 寄存器Ai 控制變量 P5 K Ji Ki Q Q C CLK 累加器的一個(gè)典型單元的設(shè)計(jì) 6. “異或”微操作 控制變量 P6使寄存器 Ai與 Bi實(shí)現(xiàn) 邏輯“異或” 運(yùn)算，并將結(jié)果存入觸發(fā)器 Ai ，這部