【正文】 有 4個(gè)輸入端的與或非門可以由圖 537的 2個(gè)與門和 1個(gè)或非門構(gòu)成。 ?但對(duì)于 CMOS電路，通常采用簡(jiǎn)化方法，即將兩個(gè)晶體管串 〔 每一晶體管串有 2個(gè) P溝和 2個(gè) N溝晶體管 )之間加以適當(dāng)連接而成，如圖 538所示。如果把 2個(gè)晶體管串之間的連接改在 N溝之間，那就得到或與非 (OR— ANDNOT)門。 ?三態(tài)反相門是指，輸出邏輯除了為低電平和高電平外，還可得到第三態(tài)，即高陽抗態(tài)這時(shí)輸出不受輸入 A的影響。其電路圖及邏輯符號(hào)號(hào)見圖 5—39(a)． (b)。 ?三態(tài)反相門由 1個(gè)晶體管串和控制端 S組成。當(dāng) S端為邏輯 1時(shí)，它如同一普通的反相器；如果 S端為邏輯 0，則它就處于高阻狀態(tài)。三態(tài)反相門是構(gòu)成各種類型電路，如多路開關(guān)、鎖存器、鐘控邏輯、輸入輸出電路等的基礎(chǔ)。 ?如果將上述兩個(gè)三態(tài)門線與就可得 cM()s多路開關(guān)。因?yàn)樗鼈兏饔邢喾吹?S輸入，因此在任何時(shí)候只有一個(gè)三態(tài)門起作用。其邏輯圖及邏輯符號(hào)見圖540。 ?采用這種由 2個(gè) N溝管和 2個(gè) P溝管的晶體管串來構(gòu)成以上邏輯門時(shí)，可減少門的晶體管數(shù)。如CMOS多路開關(guān)，在采用通常的與非門、或非門構(gòu)成時(shí)需要 14個(gè)晶體管。若采用上述方法，則只要 8個(gè)晶體管就夠了。而更為重要的是晶體管串在版圖設(shè)計(jì)時(shí)比較規(guī)則，有利于充分利用磚片的面積。 ? 在 ，當(dāng) N溝通導(dǎo)管充電時(shí)，輸出電壓有一閾值電壓的壓落，而對(duì) P溝通導(dǎo)管則在放電時(shí)輸出電壓有一閉值電壓的壓落。如果單獨(dú)使用它們中的任何一種，在后一級(jí)電路的設(shè)計(jì)中必須考慮這一閉值電壓壓落問題。 ? 但如果我們將一 N溝 MOS管和一 P溝MOS管并聯(lián)起來就可以解決這一問題，而成為一個(gè)幾乎理想的雙向開關(guān)。 ? CMOS傳輸門示于圖 54l(a)。從圖中可以看出，兩個(gè)柵極分別由邏輯信號(hào)和所驅(qū)動(dòng)， G和互為反相，因而在 t=0時(shí)兩個(gè) MOS管同時(shí)導(dǎo)通。在對(duì)電容 CL充電時(shí)，開始電流同時(shí)流過并聯(lián)的兩個(gè)管子。當(dāng)輸出電壓達(dá)到 VDDVTN時(shí)， N溝 MOS管截止，但是電流仍然可流過 P溝 MOS管繼續(xù)對(duì) CL充電，直到輸出電壓完全達(dá)到 VDD為止。在電容 VDD放電時(shí)，則是 P溝 MOS管首先截止， N溝 MOS管仍能流過電流，因而輸出電壓可以進(jìn)一步下陣至零。這樣，兩種晶體管自身的不足被相互補(bǔ)償了。 ?如果兩個(gè)晶體管的和 VT相同，則在 t=0時(shí)，初始的充電電流為 2IO，這里 IO是VGS=VDD時(shí)每一管子中的飽和電流。從因541(b)中看到，雖然在不同管子中的電流是沿不同曲線變化，但它們的總和隨電壓的變化幾乎是線性的。因而傳輸門的電阻RTG為線性，它近似等于 VDD/2IO。利用 N溝 MOS管的飽和電流公式： ? ?22nO DD TNI V V???? ?DDTG n DD TNVR VV?? ?可得： 因而通過傳輸門對(duì) CL充放電的時(shí)間常數(shù)為RTGCL。 MOS電路的比較 ?在比較雙極型電路與 MOS電路之前，必須注意，這兩種類型晶體管的基本特性有很大的差別。 ? (1)BJT管輸出電流 Ic為常數(shù)時(shí)的電壓 VCE(約300 mV)仍很小，而 MOS管輸出電流 IDS接近常數(shù)時(shí)的電壓 VGSVT要比 VCE大得多。 ? (2) BJT管輸出電流隨輸入電壓上升的變化比MOS管的快得多。對(duì) BJT管而言，而 MOS管的。以上兩種差別也可以從圖 547中看出。 MOS電路的比較 MOS電路的比較 ? (3) BJT管存在基極電流。雙極型集成電路的一個(gè)優(yōu)點(diǎn)是在高速時(shí)對(duì)電容負(fù)載具有較強(qiáng)的電流驅(qū)動(dòng)能力，雖然由于雙極型晶體管的電荷儲(chǔ)存效應(yīng)會(huì)增加延遲。另一優(yōu)點(diǎn)是它較為“皮實(shí)”，在惡劣的 I— 作環(huán)境下它比起 MOS集成電路有較高的可靠性。而 MOS晶體管是依靠一層非常薄的柵氧化層作為絕緣層，在過量的尖脈沖電壓的作用下它很容易被破壞。雙極型晶體管的 — 個(gè)缺點(diǎn)是要求有輸入 (基極 )電流，這使雙極型集成電路的形式較為復(fù)雜，如要采用電阻等；另一個(gè)缺點(diǎn)是有相對(duì)較大的功耗。雙極型集成電路中，每一個(gè)門電路的功耗將最終限制芯片的集成度。假設(shè)一個(gè)雙極型門電路的功耗為 200uw。如果；芯片上有5000個(gè)門電路，那總功耗就會(huì)達(dá)到 l W，要散掉如此大的熱能．就要求有有效的封裝方法。 MOS電路的比較 ? MOS集成電路具有功耗低，結(jié)構(gòu)簡(jiǎn)單，因而集成度可顯著加大等優(yōu)點(diǎn)。 ? 現(xiàn)把上述的各種不同的電路類型作一簡(jiǎn)要總結(jié)： ? (1)TTL電路具有中等的速度，其門延遲小于 1 ns，可靠性很高，但由于功耗的問題一直被限制在大規(guī)模集成 (LSI)的水平。 ? (2)STL電路具有中等的速度，但有較高的集成度和較低的功耗，因而可以達(dá)到超大規(guī)模集成 (VLSI)的水平。 ? (3)ECL電路速度最快，內(nèi)部門延遲可以小于 100 ps(1ps＝ 1 1012 s)，但由于每 — 門有相對(duì)高的功耗，因而每一芯片中只能具有幾千門。 ECL集成電路是目前最快的電 路，常被用于高速的中央主機(jī)中。 MOS電路的比較 (4) NMOS電路具有較高的速度，內(nèi)部門門延遲小于1ns。門電路的尺寸很小，很適宜于超大規(guī)模集成(VLSI)，它的缺點(diǎn)是靜態(tài)功耗比 CMOS的大，因而其應(yīng)用受到限制。 (5) CMOS電路具有較高的速度。如采用多層布線時(shí)，門電路的尺寸可以很小，采用單層市線時(shí)，其尺寸不如 NMOS那樣緊湊。 CMOS的最大優(yōu)點(diǎn)是靜態(tài)功耗為零，使其成為 VLSI產(chǎn)品中的佼佼者。隨著尺寸越來越小，速度越來越快， CMOS電路的集成度最終將被動(dòng)態(tài)功耗所限制。 MOS電路的比較 ?在比較不向電路類型時(shí)需要考慮的因素很多，其中最為重要的是速度、功耗和電路的物理尺寸 (即所占硅片的面積 )?？梢杂脙蓚€(gè)優(yōu)值來比較不同的電路類型： ? (1)功耗 — 延遲乘值 。功耗與延遲的乘積為能量，因而它是能量的一種度量，比值越低越好。其單位常采用 pJ(1pJ＝ 1012J)。 ? (2)每單位平方厘米最大的門數(shù)與最大工作頻率的乘值。它是芯片用作信息處理時(shí)效率的量度，此值越高超好。 ? ?,A V p H L p L HP t t? MOS電路的比較 ?不同電路類型的功耗 — 延遲圖見圖 548。從圖中可以看出不同電路類型在功耗 — 延遲圖中所處的大致區(qū)域，其斜線對(duì)應(yīng)于功耗 — 延遲值為常數(shù)。此圖僅作為一種參考，隨著工藝技術(shù)的發(fā)展，圖中所占區(qū)域范圍會(huì)有變化。 ? 我們已經(jīng)知道， CMOS的優(yōu)點(diǎn)是可以達(dá)到高集成度以及具有低功耗，但是它的缺點(diǎn)是電流驅(qū)動(dòng)能力低，因而在驅(qū)動(dòng)較大的電容負(fù)載，如時(shí)鐘、控制信號(hào)線等市，就有較大的延遲，這會(huì)使整個(gè)芯片的工作速度慢下來。有人提出把雙極 (bipolar)技術(shù)和 CMOS技術(shù)結(jié)合起來構(gòu)成 BiCMOS電路，它是利用 BJT管較大的驅(qū)動(dòng)能力來減小延遲的。 ? 一種基本的 BiCMOS反相器示于圖 549。它是在 CMOS反相器的基礎(chǔ)上，增加了兩個(gè)電阻 R1和 R2，以及兩個(gè) NPN晶體管。當(dāng)電路的輸入端處在穩(wěn)態(tài) 1或 0時(shí)，兩個(gè)雙極則晶體管都處于關(guān)斷狀態(tài)，這時(shí)沒有電流流過兩個(gè)電阻，因而在基極和發(fā)射極之間沒有壓降。然而，當(dāng)輸出端從 0變?yōu)?1時(shí)，驅(qū)動(dòng)氏的電流流過 R1時(shí)就產(chǎn)生一個(gè)壓降使 T1導(dǎo)通，這時(shí)對(duì) CL就提供了一個(gè)附加的驅(qū)動(dòng)電流，因而比通常的CMOS電路的充電更快；當(dāng) CL完全被充電后，由于 VBE下降， Tl被關(guān)斷。 CL放電時(shí)的情況類同，只在一個(gè)很短的時(shí)間內(nèi)， T2導(dǎo)通。因此如同 CMOS那樣，此反相器沒有靜態(tài)功耗。 ? BiCMOS技術(shù)可以改進(jìn) V[‘51電路的速度，其代價(jià)是增加了工藝步驟及加大了制造成本，因而使其應(yīng)用受到限制，但在高頻的數(shù)字 — 模擬混合集成電路中仍有著不可忽視的。